ZHCSQ21F February   2022  – October 2025 OPA2328 , OPA328 , OPA4328

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息 - OPA328
    5. 5.5 热性能信息 - OPA2328
    6. 5.6 热性能信息 - OPA4328
    7. 5.7 电气特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输入和 ESD 保护
      2. 6.3.2 轨到轨输入
      3. 6.3.3 相位反转
    4. 6.4 器件功能模式
  8. 7 应用和实现
    1. 7.1 应用信息
      1. 7.1.1 容性负载和稳定性
    2. 7.2 典型应用
      1. 7.2.1 双向电流检测
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 跨阻放大器
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 PSpice® for TI
        2. 8.1.1.2 TINA-TI™ 仿真软件（免费下载）
        3. 8.1.1.3 DIP-Adapter-EVM
        4. 8.1.1.4 DIYAMP-EVM
        5. 8.1.1.5 模拟滤波器设计器
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PW|14
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

OPA328 OPA2328 OPA4328 OPA328 DBV 封装5 引脚 SOT-23（顶视图）图 4-1 OPA328 DBV 封装
5 引脚 SOT-23
（顶视图）
OPA328 OPA2328 OPA4328 OPA328S DBV 封装（预发布）6 引脚 SOT-23（顶视图）图 4-2 OPA328S DBV 封装（预发布）
6 引脚 SOT-23
（顶视图）
引脚功能：OPA328 和 OPA328S
引脚 类型 说明
名称 OPA328 OPA328S
–IN 4 4 输入 负（反相）输入
+IN 3 3 输入 正（同相）输入
OUT、VOUT 1 1 输出 输出
SHDN — 5 输入 关断、低电平有效
V– 2 2 电源 负（最低）电源
V+ 5 6 电源 正（最高）电源
OPA328 OPA2328 OPA4328 OPA2328 D 和 DGK 封装8 引脚 SOIC 和 VSSOP（顶视图）图 4-3 OPA2328 D 和 DGK 封装
8 引脚 SOIC 和 VSSOP
（顶视图）
OPA328 OPA2328 OPA4328 OPA2328 YBJ 封装24 引脚 DSBGA（顶视图）图 4-5 OPA2328 YBJ 封装
24 引脚 DSBGA
（顶视图）
OPA328 OPA2328 OPA4328 OPA2328 DRG 封装，8 引脚 WSON（顶视图）图 4-4 OPA2328 DRG 封装，
8 引脚 WSON
（顶视图）
引脚功能：OPA2328
引脚 类型 说明
名称 D (SOIC)、DGK (VSSOP)、DRG (WSON) YBJ (DSBGA)
–IN A 2 A1 输入 反相输入，通道 A
+IN A 3 A3 输入 同相输入，通道 A
–IN B 6 E1 输入 反相输入，通道 B
+IN B 5 E3 输入 同相输入，通道 B
OUT A 1 A2 输出 输出，通道 A
OUT B 7 E2 输出 输出，通道 B
SHDN — D5 输入 通道 A 和通道 B 的关断控制。低逻辑电平表示放大器已启用。高逻辑电平表示放大器已禁用。
V– 4 C5、E5 电源 负（最低）电源
V+ 8 A4、A5、B5、E4 电源 正（最高）电源
DNC — B1、B2、B3、B4、C1、C2、C4、D1、D2、D3、D4 — 不连接
OPA328 OPA2328 OPA4328 OPA4328 PW 封装14 引脚 TSSOP（顶视图）图 4-6 OPA4328 PW 封装
14 引脚 TSSOP
（顶视图）
表 4-1 引脚功能：OPA4328
引脚 类型 说明
名称 编号
PW (TSSOP)
–IN A 2 输入 反相输入，通道 A
+IN A 3 输入 同相输入，通道 A
–IN B 6 输入 反相输入，通道 B
+IN B 5 输入 同相输入，通道 B
–IN C 9 输入 反相输入，通道 C
+IN C 10 输入 同相输入，通道 C
–IN D 13 输入 反相输入，通道 D
+IN D 12 输入 同相输入，通道 D
OUT A 1 输出 输出，通道 A
OUT B 7 输出 输出，通道 B
OUT C 8 输出 输出，通道 C
OUT D 14 输出 输出，通道 D
V– 11 电源 负（最低）电源
V+ 4 电源 正（最高）电源