ZHCSU92 December   2023 LMX1906-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器和倍频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输出
        1. 6.3.3.1 时钟输出缓冲器
        2. 6.3.3.2 时钟多路复用器
        3. 6.3.3.3 时钟分频器
        4. 6.3.3.4 时钟倍频器
          1. 6.3.3.4.1 时钟倍频器基本信息
          2. 6.3.3.4.2 时钟倍频器的状态机时钟
            1. 6.3.3.4.2.1 状态机时钟
          3. 6.3.3.4.3 时钟倍频器校准
          4. 6.3.3.4.4 时钟倍频器锁定检测
          5. 6.3.3.4.5 看门狗计时器
      4. 6.3.4 器件功能模式配置
      5. 6.3.5 LOGICLK 输出
        1. 6.3.5.1 LOGICLK 输出格式
        2. 6.3.5.2 LOGICLK_DIV_PRE 和 LOGICLK_DIV 分频器
      6. 6.3.6 SYSREF
        1. 6.3.6.1 SYSREF 输出缓冲器
          1. 6.3.6.1.1 主时钟的 SYSREF 输出缓冲器 (SYSREFOUT)
          2. 6.3.6.1.2 用于 LOGICLK 的 SYSREF 输出缓冲器
        2. 6.3.6.2 SYSREF 频率和延迟生成
        3. 6.3.6.3 SYSREFREQ 引脚和 SYSREFREQ_FORCE 字段
          1. 6.3.6.3.1 SYSREFREQ 引脚共模电压
          2. 6.3.6.3.2 SYSREFREQ 窗口化特性
            1. 6.3.6.3.2.1 SYSREF 窗口化操作的一般过程流程图
            2. 6.3.6.3.2.2 具有延迟发生器的 SYSREFREQ 中继器模式（重定时）
            3. 6.3.6.3.2.3 使用 SYSREF 窗口化的其他指针
            4. 6.3.6.3.2.4 用于无干扰输出
            5. 6.3.6.3.2.5 如果使用 SYNC 特性
          3. 6.3.6.3.3 SYNC 特性
      7. 6.3.7 引脚模式控制
        1. 6.3.7.1 芯片使能 (CE)
        2. 6.3.7.2 输出通道控制
        3. 6.3.7.3 逻辑输出控制
        4. 6.3.7.4 SYSREF 输出控制
        5. 6.3.7.5 器件模式选择
        6. 6.3.7.6 分频器或倍频器值选择
        7. 6.3.7.7 校准控制引脚
        8. 6.3.7.8 输出功率控制
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 SYSREFREQ 输入配置
      2. 7.1.2 处理未使用的引脚
      3. 7.1.3 电流消耗
    2. 7.2 典型应用
      1. 7.2.1 本机振荡器分配应用
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线图
      2. 7.2.2 JESD204B/C 时钟分配应用
    3. 7.3 电源相关建议
      1. 7.3.1 上电时序
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
    5. 7.5 寄存器映射
      1. 7.5.1 器件寄存器
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
6.3.6.1.1 主时钟的 SYSREF 输出缓冲器 (SYSREFOUT)

时钟输出通道内的 SYSREF 输出与时钟输出缓冲器具有相同的输出缓冲器结构，并增加了用于调整共模电压的电路。SYSREF 输出是 CML 输出，其共模电压可通过 SYSREFOUTx_VCM 字段进行调整，并且输出电平可通过 SYSREFOUTx_PWR 字段进行编程。这样可以实现直流耦合。请注意，CLKOUT 输出没有可调共模电压，必须采用交流耦合；这是为了实现出色的噪声性能。

GUID-20220808-SS0I-X5R1-W27Z-BFP9CJJVJM0C-low.svg图 6-7 SYSREF 输出缓冲器

共模电压和输出功率相互关联，可在假设存在 100Ω 差分负载且没有直流接地路径的情况下进行仿真。共模电压和输出相互关联，如表 6-9 所示。请注意，为确保长期可靠性，要求VCM – VOD/2 ≥ 0.5V。

表 6-9 单端电压 (VOD) 和共模电压 (VCM)
SYSREFOUT_PWR 检查：VCM - VOL/2 ≥ 0.5V。 ? SYSREFOUT_VCM VOD VCM
0 有效状态 0 0.27 1.09
1 0.27 1.22
2 0.28 1.37
3 0.28 1.54
4 0.29 1.69
5 0.29 1.83
6 0.29 2.00
7 0.29 2.16
1 0 0.32 0.79
1 0.33 0.95
2 0.33 1.12
3 0.34 1.33
4 0.35 1.51
5 0.35 1.69
6 0.36 1.89
7 0.37 2.08
2 无效状态 0 0.37 0.52
1 0.38 0.68
有效状态 2 0.39 0.89
3 0.40 1.12
4 0.41 1.34
5 0.42 1.54
6 0.43 1.78
7 0.44 2.01
3 无效状态 0 0.39 0.43
1 0.42 0.50
2 0.45 0.66
有效状态 3 0.46 0.93
4 0.47 1.17
5 0.48 1.41
6 0.49 1.68
7 0.51 1.93
4 无效状态 0 0.40 0.40
1 0.43 0.44
2 0.48 0.52
3 0.51 0.73
有效状态 4 0.52 1.00
5 0.54 1.27
6 0.55 1.57
7 0.57 1.86
5 无效状态 0 0.40 0.38
1 0.44 0.42
2 0.49 0.47
3 0.55 0.59
有效状态 4 0.58 0.85
5 0.59 1.14
6 0.62 1.48
7 0.63 1.79
6 无效状态 0 0.40 0.36
1 0.44 0.39
2 0.49 0.45
3 0.57 0.54
4 0.63 0.70
有效状态 5 0.65 1.01
6 0.67 1.38
7 0.70 1.73
7 无效状态 0 0.40 0.35
1 0.44 0.38
2 0.50 0.43
3 0.58 0.51
4 0.66 0.62
有效状态 5 0.70 0.89
6 0.73 1.29
7 0.76 1.66