ZHCSOB1A october   2021  – june 2023 LMK1D1208P

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Revision History
  6. 5 Device Comparison
  7. 6 Pin Configuration and Functions
  8. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Typical Characteristics
  9. 8 Parameter Measurement Information
  10. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Fail-Safe Input
    4. 9.4 Device Functional Modes
      1. 9.4.1 LVDS Output Termination
      2. 9.4.2 Input Termination
  11. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
      3. 10.2.3 Application Curves
    3. 10.3 Power Supply Recommendations
    4. 10.4 Layout
      1. 10.4.1 Layout Guidelines
      2. 10.4.2 Layout Examples
  12. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 支持资源
    3. 11.3 Trademarks
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 具有 2 路输入和 8 路输出 (2:8) 的高性能 LVDS 时钟缓冲器系列
  • 输出频率最高可达 2GHz
  • 通过硬件引脚实现启用/禁用独立输出
  • 电源电压：1.8V/2.5V/3.3V ± 5%
  • 低附加抖动：156.25MHz 下小于 12kHz 至 20MHz 范围内的 60fs rms 最大值

    • 超低相位本底噪声：-164dBc/Hz（典型值）

  • 超低传播延迟：< 575ps（最大值）

  • 输出偏斜：20ps（最大值）

  • 失效防护输入
  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业温度范围：–40°C 至 105°C
  • 可用封装：
    • 6mm × 6mm 40 引脚 VQFN (RHA)