ZHCSV22 November 2025 ISOW6441 , ISOW6442
ADVANCE INFORMATION
ISOW644x 器件在 VDD 和 VDDL 电源上具有内置的 UVLO 并且存在正向和负向阈值及迟滞。电源转换器电源 (VDD) 需要高于 UVLO 才能使电源转换器正常工作。逻辑电源 (VDDL) 需要高于 UVLO 才能使信号路径正常工作。
当 VDD 电压在上电期间超过正向 UVLO 阈值时，直流/直流转换器会进行初始化，同时电源转换器占空比会以受控的方式增加。此软启动方案会限制从 VDD 电源获取的初级峰值电流，并以受控方式为 VISO 输出充电，从而避免出现过冲。隔离式数据通道的输出会处于不确定状态，直到 VDD 电压超过正向 UVLO 阈值。当次级侧 VISO 引脚上的电压超过 UVLO 正向阈值时，反馈数据通道开始向初级控制器提供反馈。调节环路会接管，而隔离式数据通道会进入相应输入通道定义的正常状态或默认状态。设计中必须考虑留出足够的时间裕度（通常为 10ms 并使用 10µF 负载电容），以便在系统功能考虑有效的数据通道前完成此上电序列。
当 VDD 电源丢失时，初级侧直流/直流转换器会在达到 UVLO 阈值下限时关断。然后，VISO 电容器会根据外部负载情况进行放电。VISO 一侧的隔离式数据输出会短暂返回默认状态，这时 VISO 会放电至零。