ZHCSY65A July   2025  – December 2025 DLPC8424 , DLPC8444 , DLPC8454

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 兼容性表
  6. 5 引脚配置和功能
    1.     7
    2. 5.1  初始化、板级测试和调试
    3. 5.2  V-by-One 接口输入数据和控制
    4. 5.3  FPD-Link 端口输入数据和控制
    5. 5.4  DSI 输入数据和时钟（DLPC8424、DLPC8444 和 DLPC8454 不支持）
    6. 5.5  DMD SubLVDS 接口
    7. 5.6  DMD 复位和低速接口
    8. 5.7  闪存接口
    9. 5.8  外设接口
    10. 5.9  GPIO 外设接口
    11. 5.10 时钟和 PLL 支持
    12. 5.11 电源和接地
    13. 5.12 I/O 类型下标定义
    14. 5.13 内部上拉和下拉电阻器特性
  7. 6 规格
    1. 6.1  绝对最大额定值
    2.     23
    3. 6.2  ESD 等级
    4. 6.3  建议运行条件
    5. 6.4  热性能信息
    6. 6.5  电源电气特性
    7. 6.6  引脚电气特性
    8. 6.7  DMD SubLVDS 接口电气特性
    9.     30
    10. 6.8  DMD 低速接口电气特性
    11.     32
    12. 6.9  V-by-One 接口电气特性
    13. 6.10 FPD-Link LVDS 电气特性
    14. 6.11 USB 电气特性
    15.     36
    16. 6.12 系统振荡器时序要求
    17.     38
    18. 6.13 电源和复位时序要求
    19.     40
    20. 6.14 V-by-One 接口一般时序要求
    21.     42
    22. 6.15 FPD-Link 接口一般时序要求
    23. 6.16 闪存接口时序要求
    24.     45
    25. 6.17 源帧时序要求
    26.     47
    27. 6.18 同步串行端口接口时序要求
    28.     49
    29. 6.19 I2C 接口时序要求
    30. 6.20 可编程输出时钟时序要求
    31. 6.21 JTAG 边界扫描接口时序要求（仅限调试）
    32.     53
    33. 6.22 DMD 低速接口时序要求
    34.     55
    35. 6.23 DMD SubLVDS 接口时序要求
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 输入源
      2. 7.3.2 V-by-One 接口
      3. 7.3.3 FPD-Link 接口
      4. 7.3.4 DMD (SubLVDS) 接口
      5. 7.3.5 串行闪存接口
      6. 7.3.6 GPIO 支持的功能
        1.       67
        2.       68
      7. 7.3.7 调试支持
  9. 8 电源相关建议
    1. 8.1 系统上电和断电序列
    2. 8.2 DMD 快速停止控制 (PARKZ)
    3. 8.3 电源管理
    4. 8.4 热插拔用法
    5. 8.5 未使用的输入源接口的电源
    6. 8.6 电源
      1. 8.6.1 DLPA3085 或 DLPA3082 电源
  10. 9 布局
    1. 9.1 布局指南
      1. 9.1.1 DLPC8424 或 DLPC8444 或 DLPC8454 基准时钟布局指南
        1. 9.1.1.1 建议的晶体振荡器配置
      2. 9.1.2 V-by-One 接口布局注意事项
      3. 9.1.3 DMD 最大引脚对引脚 PCB 互连蚀刻长度
      4. 9.1.4 电源布局指南
    2. 9.2 散热注意事项
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 器件命名规则
      1. 10.5.1 器件标识
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
      1. 10.8.1 视频时序参数定义
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.3 FPD-Link 端口输入数据和控制

引脚 I/O (1) 说明(2) (3) (4)
名称 编号
P2A_LVDS_C_P BA17 I4 FPD-Link 端口 A 时钟通道
P2A_LVDS_C_N AW17 I4
P2A_LVDS_D0_P BA15 I4 FPD-Link 端口 A 数据通道
P2A_LVDS_D0_N AW15 I4
P2A_LVDS_D1_P BB16 I4
P2A_LVDS_D1_N AY16 I4
P2A_LVDS_D2_P AV16 I4
P2A_LVDS_D2_N AU15 I4
P2A_LVDS_D3_P BB18 I4
P2A_LVDS_D3_N AY18 I4
P2A_LVDS_D4_P AV18 I4
P2A_LVDS_D4_N AU17 I4
P2A_LVDS_RPI AT16 PWR FPD-Link 端口 A 偏置电阻器引脚
P2B_LVDS_C_P BA21 I4 FPD-Link 端口 B 时钟通道
P2B_LVDS_C_N AW21 I4
P2B_LVDS_D0_P BB20 I4 FPD-Link 端口 B 数据通道
P2B_LVDS_D0_N AY20 I4
P2B_LVDS_D1_P AV20 I4
P2B_LVDS_D1_N AU19 I4
P2B_LVDS_D2_P AV22 I4
P2B_LVDS_D2_N AU21 I4
P2B_LVDS_D3_P BB22 I4
P2B_LVDS_D3_N AY22 I4
P2B_LVDS_D4_P BA23 I4
P2B_LVDS_D4_N AW23 I4
P2B_LVDS_RPI AT20 PWR FPD-Link 端口 B 偏置电阻器引脚
(1) 更多有关 I/O 定义的信息，请参阅 节 5.12。
(2) 本文档中的 FPD 和 FPD-Link 两个术语指的是 FPD-Link I。
(3) 将所有未使用的端口的输入端接地，或通过外部电阻器拉至接地。
(4) 如果只需要这两个端口中的一个，则可以使用任一端口，并将另一个端口视为未使用的端口。