ZHCSRZ7A April   2023  – January 2025 DLP550HE

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  存储条件
    3. 5.3  ESD 等级
    4. 5.4  建议运行条件
    5. 5.5  热性能信息
    6. 5.6  电气特性
    7. 5.7  建议运行条件下的电容值
    8. 5.8  时序要求
    9. 5.9  系统安装接口负载
    10. 5.10 微镜阵列物理特性
    11. 5.11 微镜阵列光学特性
    12. 5.12 窗口特性
    13. 5.13 芯片组元件使用规格
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 电源接口
      2. 6.3.2 时序
    4. 6.4 器件功能模式
    5. 6.5 光学接口和系统图像质量注意事项
      1. 6.5.1 数字光圈和杂散光控制
      2. 6.5.2 光瞳匹配
      3. 6.5.3 照明溢出
    6. 6.6 微镜阵列温度计算
    7. 6.7 微镜功率密度计算
    8. 6.8 微镜着陆开/着陆关占空比
      1. 6.8.1 微镜着陆开/着陆关占空比的定义
      2. 6.8.2 DMD 的着陆占空比和使用寿命
      3. 6.8.3 着陆占空比和运行 DMD 温度
      4. 6.8.4 估算产品或应用的长期平均着陆占空比
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
  9. 8 电源相关建议
    1. 8.1 DMD 电源上电过程
    2. 8.2 DMD 电源断电过程
  10. 9 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
      1. 9.2.1 层
      2. 9.2.2 阻抗要求
      3. 9.2.3 布线宽度、间距
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 器件支持
      1. 10.2.1 器件命名规则
      2. 10.2.2 器件标识
    3. 10.3 文档支持
      1. 10.3.1 相关文档
    4. 10.4 接收文档更新通知
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2 DMD 电源断电过程

  • 在断电期间，必须提供 VCC 和 VCCI，直到 VOFFSET 放电至处于指定的接地限制范围内。请参阅 节 5.4。
  • 断电期间的电源压摆率是灵活的，前提是瞬态电压电平符合节 5.1和节 5.4中列出的要求。在断电期间，LVCMOS 输入引脚电压必须小于节 5.4中指定的值。
DLP550HE 电源时序图 8-1 电源时序
A. 有关引脚功能，请参阅引脚配置和功能。
B. 在 VOFFSET 上电之前，VCC 必须已上电并保持稳定。
C. PWRDNZ 有两个打开选项。选项 1：直到 VCC 和 VOFFSET 上电并保持稳定后 PWRDNZ 才变为高电平，或选项 2：PWRDNZ 必须输出低电平脉冲并持续 TPWRDNZ，或在 VCC 和 VOFFSET 上电并保持稳定后至少 10ns。
D. 至少经过 TLVDS_ARSTZ 或 2μs PWRDNZ 变为高电平产生的等待时间后，LVDS 接收器才能恢复。
E. DMD 微镜停放序列完成后，DLP 控制器软件启动硬件断电，从而激活 PWRDNZ 并禁用 VOFFSET。
F. 在断电情况下，DLP 控制器硬件执行紧急 DMD 微镜停放程序，PWRDNZ 变为低电平。
G. VCC 必须保持高电平，直到 VOFFSET 变为低电平。
H. 为了防止电流过大，电源电压差值 |VCCI – VCC| 必须小于节 5.4中指定的限值。