ZHCSTF8 November   2023 DAC530A2W , DAC532A3W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：电压输出
    6. 5.6  电气特性：电流输出
    7. 5.7  电气特性：比较器模式
    8. 5.8  电气特性：通用
    9. 5.9  时序要求：I2C 标准模式
    10. 5.10 时序要求：I2C 快速模式
    11. 5.11 时序要求：I2C 超快速模式
    12. 5.12 时序要求：SPI 写入操作
    13. 5.13 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    14. 5.14 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    15. 5.15 时序要求：GPIO
    16. 5.16 时序图
    17. 5.17 典型特性：电压输出
    18. 5.18 典型特性：电流输出
    19. 5.19 典型特性：比较器
    20. 5.20 典型特性：通用
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 智能数模转换器 (DAC) 架构
      2. 6.3.2 数字输入/输出
      3. 6.3.3 非易失性存储器 (NVM)
    4. 6.4 器件功能模式
      1. 6.4.1 电压输出模式
        1. 6.4.1.1 电压基准和 DAC 传递函数
          1. 6.4.1.1.1 内部基准
          2. 6.4.1.1.2 电源作为基准
      2. 6.4.2 电流输出模式
      3. 6.4.3 比较器模式
        1. 6.4.3.1 可编程迟滞比较器
        2. 6.4.3.2 可编程窗口比较器
      4. 6.4.4 故障转储模式
      5. 6.4.5 应用特定模式
        1. 6.4.5.1 电压裕量和调节
          1. 6.4.5.1.1 高阻抗输出和 PROTECT 输入
          2. 6.4.5.1.2 可编程压摆率控制
        2. 6.4.5.2 函数生成
          1. 6.4.5.2.1 三角波形生成
          2. 6.4.5.2.2 锯齿波形生成
          3. 6.4.5.2.3 正弦波形生成
      6. 6.4.6 器件复位和故障管理
        1. 6.4.6.1 上电复位 (POR)
        2. 6.4.6.2 外部复位
        3. 6.4.6.3 寄存器映射锁定
        4. 6.4.6.4 NVM 循环冗余校验 (CRC)
          1. 6.4.6.4.1 NVM-CRC-FAIL-USER 位
          2. 6.4.6.4.2 NVM-CRC-FAIL-INT 位
      7. 6.4.7 通用输入/输出 (GPIO) 模式
    5. 6.5 编程
      1. 6.5.1 SPI 编程模式
      2. 6.5.2 I2C 编程模式
        1. 6.5.2.1 F/S 模式协议
        2. 6.5.2.2 I2C 更新序列
          1. 6.5.2.2.1 地址字节
          2. 6.5.2.2.2 命令字节
        3. 6.5.2.3 I2C 读取序列
  8. 7 寄存器映射
    1. 7.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
    2. 7.2  DAC-0-MARGIN-HIGH 寄存器（地址 = 0Dh）[复位 = 0000h]
    3. 7.3  DAC-1-MARGIN-HIGH 寄存器（地址 = 13h）[复位 = 0000h]
    4. 7.4  DAC-2-MARGIN-HIGH 寄存器（地址 = 01h）[复位 = 0000h]
    5. 7.5  DAC-0-MARGIN-LOW 寄存器（地址 = 0Eh）[复位 = 0000h]
    6. 7.6  DAC-1-MARGIN-LOW 寄存器（地址 = 14h）[复位 = 0000h]
    7. 7.7  DAC-2-MARGIN-LOW 寄存器（地址 = 02h）[复位 = 0000h]
    8. 7.8  DAC-0-GAIN-CONFIG 寄存器（地址 = 0Fh）[复位 = 0000h]
    9. 7.9  DAC-1-GAIN-CMP-CONFIG 寄存器（地址 = 15h）[复位 = 0000h]
    10. 7.10 DAC-2-GAIN-CONFIG 寄存器（地址 = 03h）[复位 = 0000h]
    11. 7.11 DAC-1-CMP-MODE-CONFIG 寄存器（地址 = 17h）[复位 = 0000h]
    12. 7.12 DAC-0-FUNC-CONFIG 寄存器（地址 = 12h）[复位 = 0000h]
    13. 7.13 DAC-1-FUNC-CONFIG 寄存器（地址 = 18h）[复位 = 0000h]
    14. 7.14 DAC-2-FUNC-CONFIG 寄存器（地址 = 06h）[复位 = 0000h]
    15. 7.15 DAC-0-DATA 寄存器（地址 = 1Bh）[复位 = 0000h]
    16. 7.16 DAC-1-DATA 寄存器（地址 = 1Ch）[复位 = 0000h]
    17. 7.17 DAC-2-DATA 寄存器（地址 = 19h）[复位 = 0000h]
    18. 7.18 COMMON-CONFIG 寄存器（地址 = 1Fh）[复位 = 0FFFh]
    19. 7.19 COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
    20. 7.20 COMMON-DAC-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
    21. 7.21 GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 20h、DEVICE-ID、VERSION-ID]
    22. 7.22 CMP-STATUS 寄存器（地址 = 23h）[复位 = 000Ch]
    23. 7.23 GPIO-CONFIG 寄存器（地址 = 24h）[复位 = 0000h]
    24. 7.24 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[复位 = 0000h]
    25. 7.25 INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
    26. 7.26 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
    27. 7.27 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
    28. 7.28 BRDCAST-DATA 寄存器（地址 = 50h）[复位 = 0000h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.4.1 布局指南

DAC53xAxW 引脚配置将模拟、数字和电源引脚分开以实现优化布局。为了保证信号完整性，需将数字和模拟走线分开，并将去耦电容器放置在器件引脚附近。