ZHCSTQ4A November   2023  – March 2024 DAC39RF12 , DAC39RFS12

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特征 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 和 FRI 时序图
    11. 6.11 典型特性：带宽和直流线性度
    12. 6.12 典型特性：单音光谱
    13. 6.13 典型特性：双音光谱
    14. 6.14 典型特性：噪声频谱密度
    15. 6.15 典型特性：线性度扫描
    16. 6.16 典型特性：调制波形
    17. 6.17 典型特性：相位和振幅噪声
    18. 6.18 典型特性：功率耗散和电源电流
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RTZ 模式
        3. 7.3.1.3 射频模式
        4. 7.3.1.4 DES 模式
      2. 7.3.2 DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3 DEM 和抖动
      4. 7.3.4 偏移量调整
      5. 7.3.5 时钟子系统
        1. 7.3.5.1 SYSREF 频率要求
        2. 7.3.5.2 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
      6. 7.3.6 数字信号处理块
        1. 7.3.6.1 数字上变频器 (DUC)
          1. 7.3.6.1.1 内插滤波器
          2. 7.3.6.1.2 数控振荡器 (NCO)
            1. 7.3.6.1.2.1 相位连续 NCO 更新模式
            2. 7.3.6.1.2.2 相位同调 NCO 更新模式
            3. 7.3.6.1.2.3 相位同步 NCO 更新模式
            4. 7.3.6.1.2.4 NCO 同步
              1. 7.3.6.1.2.4.1 JESD204C LSB 同步
            5. 7.3.6.1.2.5 NCO 模式编程
          3. 7.3.6.1.3 混频器扩展
        2. 7.3.6.2 通道接合器
        3. 7.3.6.3 DES 内插器
      7. 7.3.7 JESD204C 接口
        1. 7.3.7.1  偏离 JESD204C 标准
        2. 7.3.7.2  传输层
        3. 7.3.7.3  扰频器和解码器
        4. 7.3.7.4  链路层
        5. 7.3.7.5  物理层
        6. 7.3.7.6  串行器/解串器 PLL 控制
        7. 7.3.7.7  串行器/解串器纵横制
        8. 7.3.7.8  多器件同步和确定性延迟
          1. 7.3.7.8.1 对 RBD 进行编程
        9. 7.3.7.9  在子类 0 系统中运行
        10. 7.3.7.10 链路复位
      8. 7.3.8 生成警报
    4. 7.4 器件功能模式
      1. 7.4.1 DUC 和 DDS 模式
      2. 7.4.2 JESD204C 接口模式
        1. 7.4.2.1 JESD204C 接口模式
        2. 7.4.2.2 JESD204C 格式图
          1. 7.4.2.2.1 16 位格式
          2. 7.4.2.2.2 12 位格式
          3. 7.4.2.2.3 8 位格式
      3. 7.4.3 NCO 同步延迟
      4. 7.4.4 数据路径延迟
    5. 7.5 编程
      1. 7.5.1 使用标准 SPI 接口
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 串行接口协议
        6. 7.5.1.6 流模式
      2. 7.5.2 使用快速重新配置接口
      3. 7.5.3 SPI 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 DUC/旁路模式的启动过程
      2. 8.1.2 DDS 模式的启动过程
      3. 8.1.3 眼图扫描流程
      4. 8.1.4 前标/后标分析流程
      5. 8.1.5 了解双边采样模式
      6. 8.1.6 睡眠和禁用模式
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 发送器详细设计过程
        1. 8.2.2.1 时钟子系统详细设计过程
          1. 8.2.2.1.1 示例 1：SWAP-C 优化
          2. 8.2.2.1.2 示例 2：通过外部 VCO 改善相位噪声 LMX2820
          3. 8.2.2.1.3 示例 3：分立式模拟 PLL，可实现出色的 DAC 性能
          4. 8.2.2.1.4 12GHz 时钟生成
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 上电和断电时序
    4. 8.4 布局
      1. 8.4.1 布局指南和示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.3 DEM 和抖动

该器件包含两个可选特性，可改善因电流段和开关时序不匹配而产生的非线性：动态元素混合 (DEM) 和抖动。

DAC 内核包括

  1. 温度计编码电流源/开关，表示头几个 MSB
  2. 温度计编码电流源/开关，表示中间位（称为 ULSB）
  3. 二进制加权电流源/开关，表示较低的几个 LSB。
  4. 用于抖动的附加电流源/开关

DEM 会随机选择使用哪个 MSB 和 ULSB 电流源/开关来生成输出，这会因电流源和开关时序不匹配而使非线性白化。DEM_DACA/B 和 DEM_ADJ 寄存器控制电流源/段移位的频率和幅度。

抖动会使数字数据添加或减去 8 个不同的数字代码值，然后通过切换具有相同振幅的其他电流源来消除这些数字代码值。数字数据路径会扩展，因此保持完整的 16 位范围。DITH_DACA/B 寄存器控制抖动的频率。

使用 DEM 通常可改善接近满量程的低阶谐波。抖动通常可改善接近满量程的高阶谐波以及较低数字振幅下的所有谐波。由于非线性问题的白化和额外的开关活动，DEM 和抖动都会增加输出的本底噪声（振幅和相位）。可通过 DEM 和抖动设置以及减少开关活动（例如依赖于数据的 DEM 或减少活动 DEM）来降低本底噪声。然而，在较高的输出频率下，依赖数据或减少活动 DEM 的效率较低。对于 节 6.6中的数据表规格测试，依赖于数据的 DEM (DEM_ADJ = 1) 在 750MHz 以下使用，正常活动 DEM (DEM_ADJ = 0) 在 750MHz 以上使用，但可以测试不同的设置（包括禁用 DEM 和/或抖动），并根据特定用例进行最佳选择。