ZHCSTV1A November   2023  – March 2024 DAC39RF10EF , DAC39RFS10EF

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 和 FRI 时序图
    11. 6.11 典型特性:单音光谱
    12. 6.12 典型特性:双音光谱
    13. 6.13 典型特性:功率耗散和电源电流
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RTZ 模式
        3. 7.3.1.3 射频模式
        4. 7.3.1.4 DES 模式
      2. 7.3.2 DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3 DEM 和抖动
      4. 7.3.4 偏移量调整
      5. 7.3.5 时钟子系统
        1. 7.3.5.1 SYSREF 频率要求
        2. 7.3.5.2 SYSREF 位置检测器和采样位置选择(SYSREF 窗口)
      6. 7.3.6 数字信号处理块
        1. 7.3.6.1 数字上变频器 (DUC)
          1. 7.3.6.1.1 内插滤波器
          2. 7.3.6.1.2 数控振荡器 (NCO)
            1. 7.3.6.1.2.1 相位连续 NCO 更新模式
            2. 7.3.6.1.2.2 相位同调 NCO 更新模式
            3. 7.3.6.1.2.3 相位同步 NCO 更新模式
            4. 7.3.6.1.2.4 NCO 同步
              1. 7.3.6.1.2.4.1 JESD204C LSB 同步
            5. 7.3.6.1.2.5 NCO 模式编程
          3. 7.3.6.1.3 混频器扩展
        2. 7.3.6.2 通道接合器
        3. 7.3.6.3 DES 内插器
      7. 7.3.7 JESD204C 接口
        1. 7.3.7.1  偏离 JESD204C 标准
        2. 7.3.7.2  传输层
        3. 7.3.7.3  扰频器和解码器
        4. 7.3.7.4  链路层
        5. 7.3.7.5  物理层
        6. 7.3.7.6  串行器/解串器 PLL 控制
        7. 7.3.7.7  串行器/解串器纵横制
        8. 7.3.7.8  多器件同步和确定性延迟
          1. 7.3.7.8.1 对 RBD 进行编程
        9. 7.3.7.9  在子类 0 系统中运行
        10. 7.3.7.10 链路复位
      8. 7.3.8 生成警报
    4. 7.4 器件功能模式
      1. 7.4.1 DUC 和 DDS 模式
      2. 7.4.2 JESD204C 接口模式
        1. 7.4.2.1 JESD204C 接口模式
        2. 7.4.2.2 JESD204C 格式图
          1. 7.4.2.2.1 16 位格式
          2. 7.4.2.2.2 12 位格式
          3. 7.4.2.2.3 8 位格式
      3. 7.4.3 NCO 同步延迟
      4. 7.4.4 数据路径延迟
    5. 7.5 编程
      1. 7.5.1 使用标准 SPI 接口
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 串行接口协议
        6. 7.5.1.6 流模式
      2. 7.5.2 使用快速重新配置接口
    6. 7.6 SPI 寄存器映射
  9. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 DUC/旁路模式的启动过程
      2. 8.1.2 DDS 模式的启动过程
      3. 8.1.3 了解双边采样模式
      4. 8.1.4 眼图扫描流程
      5. 8.1.5 前标/后标分析流程
      6. 8.1.6 睡眠和禁用模式
    2. 8.2 典型应用
      1. 8.2.1 S 频带雷达发送器
      2. 8.2.2 设计要求
      3. 8.2.3 发送器详细设计过程
        1. 8.2.3.1 时钟子系统详细设计过程
          1. 8.2.3.1.1 示例 1:SWAP-C 优化
          2. 8.2.3.1.2 示例 2:通过外部 VCO 改善相位噪声 LMX2820
          3. 8.2.3.1.3 示例 3:分立式模拟 PLL,可实现出色的 DAC 性能
          4. 8.2.3.1.4 10GHz 时钟生成
      4. 8.2.4 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 上电和断电时序
    4. 8.4 布局
      1. 8.4.1 布局指南和示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

了解双边采样模式

与 NRZ、RTZ 或 RF 模式相比,双边沿采样模式(DES1X、DES2XL/H)在 CLK 的上升沿和下降沿输出唯一的采样,在同一时钟频率下将采样速率加倍。DES1X 模式要求在两个时钟边沿均提供输入采样,而 DES2XL/H 模式通过数字内插来生成下降沿采样。2 倍 DES 内插器具有 80% 通带带宽和 55dB 阻带衰减,并可配置为低通或高通(响应如 图 8-150 所示)。DES 内插器在 DES2XL 模式下为低通,传递低于 0.4*FCLK 的信号并消除高于 0.6*FCLK 的图像。DES2XH 模式下则传递高于 0.6*FCLK 的信号,并消除低于 0.4*FCLK 的图像。在 0.4*FCLK 和 0.6*FCLK 之间的过渡频带中,通带衰减多达 6dB,图像衰减显著减少。

GUID-20230714-SS0I-KCD7-QM6M-FVGWDBCQPDT8-low.svg图 8-1 DES 内插器频率响应

如果 CLK 占空比不是 50%,将以 FCLK - FOUT 生成信号图像。图 8-2 展示了 DES2XL/H 模式与 NRZ/RF 模式相比的图像振幅。DES2XL 提供的抑制性能比 NRZ 模式超出 30dB,而 DES2XH 提供的抑制性能比 RF 模式超出 20dB 至 30dB。这减少了 DAC 后消除无用图像所需的模拟滤波。

GUID-20231016-SS0I-D1LH-H3FH-QQKZPKMKZKSR-low.svg图 8-2 DES2XL/H 图像与 NRZ 和 RF 模式的比较

NRZ、RF、RTZ、DES2XL 和 DES2XH 模式的输入时钟频率和输入数据速率相同。仅更改 DAC 生成的输出波形(请参阅节 7.3.1)。在模式之间切换只需要对 MXMODE 寄存器进行不同的设置。

图 8-57 比较了 10GSPS 时钟频率和 3497MHz 满量程音调情况下的 DES2XL 和 NRZ 模式。除了在 FCLK - FOUT = 6743MHz 时减少图像外,DES2XL 模式还可以抑制在 NRZ 模式下折返到 FCLK/2 以下的谐波。在图中,HD2 在 3006MHz 处的图像在 NRZ 模式下为-65dBc,在 DES2XL 模式下为 -80dBc。同样,491MHz 处的 HD3 图像从 NRZ 模式下的 -70dBc 提高到 DES2XL 模式下的 -90dBc。0 和 FCLK/2 之间的 SFDR 受到 HD2 的限制,因此从 65dBc 提高到 80dBc。请注意,节 6中 DES2XL 模式的非线性规格是在 0 到 FCLK/2(与 NRZ 模式相同)之间测量的,而 DES2XH 模式的相应规格则是在 FCLK/2 和 FCLK 之间测量的。

GUID-20230616-SS0I-FNDV-59K0-JMJFT8HNSRJF-low.svg图 8-3 DES2XL 和 NRZ 模式的输出频谱比较

RF 和 DES2XH 模式的行为类似。图 8-58 展示了 RF 和 DES2XH 模式下 10GHz 时钟、7997MHz 的音调。HD2 和 HD3 在 NRZ 模式下具有约 6GHz 的折叠频率,这些频率在 DES2XH 模式下抑制性能大于 10dB。

GUID-20230616-SS0I-SWTV-3R83-VV4LTLXNLP24-low.svg图 8-4 DES2XH 和 RF 模式的输出频谱比较

与 NRZ 模式相比,DES2XL 的另一个好处是将偏移频率 1/f 区域中的附加相位噪声改善了约 6dB (请参阅图 8-5)。这是因为 DES2XL 同时使用时钟的上升沿和下降沿,从而消除了时钟路径中的一些共模噪声。由于 RF 模式还使用下降沿生成反向采样,因此 RF 模式和 DES2XH 模式之间没有显著差异。

GUID-20230714-SS0I-CKQX-82JG-HBDPK78NL5C9-low.svg
fCLK = 10.24GHz 
图 8-5 1GHz 条件下相位噪声与偏移频率间的关系

请注意,DES2XL 和 DES2XH 模式存在以下 3 个小缺点:

  1. DES 内插滤波器过渡带中的信号衰减介于 0.4*FCLK 和 0.6*FCLK 之间
  2. 由于存在 DES 内插滤波器,在时钟为 10GHz 时延迟增加了 97 个时钟周期,即 9.7ns
  3. 由于使用 DES 内插滤波器,在 10GHz 时钟下功耗增加了 250mW