ZHCSRW7A March   2023  – October 2026 AFE781H1 , AFE881H1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性：VOUT DAC
    9. 5.9  典型特性：ADC
    10. 5.10 典型特性：参考
    11. 5.11 典型特性：HART 调制解调器
    12. 5.12 典型特性：电源
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2 模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3 可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4 IRQ
      5. 6.3.5 HART 接口
        1. 6.3.5.1  FIFO 缓冲器
          1. 6.3.5.1.1 FIFO 缓冲器访问
          2. 6.3.5.1.2 FIFO 缓冲器标志
        2. 6.3.5.2  HART 调制器
        3. 6.3.5.3  HART 解调器
        4. 6.3.5.4  HART 调制解调器模式
          1. 6.3.5.4.1 半双工模式
          2. 6.3.5.4.2 全双工模式
        5. 6.3.5.5  HART 调制和解调仲裁
          1. 6.3.5.5.1 HART 接收模式
          2. 6.3.5.5.2 HART 发送模式
        6. 6.3.5.6  HART 调制器时序和前导码要求
        7. 6.3.5.7  HART 解调器时序和前导码要求
        8. 6.3.5.8  HART 通信的 IRQ 配置
        9. 6.3.5.9  使用 SPI 进行 HART 通信
        10. 6.3.5.10 使用 UART 进行 HART 通信
        11. 6.3.5.11 存储器内置自检 (MBIST)
      6. 6.3.6 内部基准
      7. 6.3.7 集成精密振荡器
      8. 6.3.8 一次性可编程 (OTP) 存储器
    4. 6.4 器件功能模式
      1. 6.4.1 DAC 断电模式
      2. 6.4.2 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
        3. 6.5.1.3 SPI + UART 模式
        4. 6.5.1.4 HART 功能设置选项
      2. 6.5.2 串行外设接口 (SPI)
        1. 6.5.2.1 SPI 帧定义
        2. 6.5.2.2 SPI 读取和写入
        3. 6.5.2.3 帧错误校验
        4. 6.5.2.4 同步
      3. 6.5.3 UART 接口
        1. 6.5.3.1 UART 中断模式 (UBM)
          1. 6.5.3.1.1 连接 FIFO 缓冲器和寄存器映射
      4. 6.5.4 状态位
      5. 6.5.5 看门狗计时器
    6. 6.6 寄存器映射
      1. 6.6.1 AFEx81H1 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 多通道配置
    2. 7.2 典型应用
      1. 7.2.1 4mA 至 20mA 电流变送器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 启动电路
          2. 7.2.1.2.2 电流环路控制
          3. 7.2.1.2.3 输入保护和整流
          4. 7.2.1.2.4 系统电流预算
        3. 7.2.1.3 应用曲线
    3. 7.3 初始化设置
    4. 7.4 电源相关建议
    5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.1 数模转换器 (DAC) 概述

AFEx81H1 包含 16 位 (AFE881H1) 或 14 位 (AFE781H1) 串式 DAC 和随后的输出电压缓冲器。DAC 可配置为支持两个低 PVDD（0.15V 至 1.25V 和 0.2V 至 1V）或高 PVDD（0.3V 至 2.5V 和 0.4V 至 2V）输出电压范围，具体取决于 PVDD 电源电压以及器件配置寄存器中的 DAC_CFG.RANGE 位。通过使用电压-电流转换器级，这些输出电压可用于控制 4mA 至 20mA 的环路。窄范围对应于 4mA 至 20mA 范围。整个范围支持低于或高于 4mA 至 20mA 范围的电流。

这些器件持续监控 PVDD 电源以根据 DAC 范围设置确保正常运行。表 6-1 显示了 AFEx81H1 的有效电源电压范围和相应的 VOUT DAC 电压范围。

表 6-1 VOUT DAC 电压范围
DAC 配置 电源 DAC_CFG.RANGE 名称 VOUT DAC 电压范围
PVDD VDD
无效配置 0V ≤ PVDD < 1.71V 0V ≤ VDD < 1.71V 不适用 警报条件1 0.15V 或 1.25V2
低 PVDD DAC 范围 1.71V ≤ PVDD ≤ 1.89V 1.71V ≤ VDD ≤ 1.89V 0 完整范围 0.15V 至 1.25V
1 窄范围 0.2V 至 1V
无效配置 1.89V < PVDD < 2.7V VDD > 1.89V 不适用 警报条件1 0.15V 或 1.25V2
高 PVDD DAC 范围 2.7V ≤ PVDD ≤ 5.5V VDD 在内部生成 0 完整范围 0.3V 至 2.5V
1 窄范围 0.4V 至 2V
无效配置 PVDD > 5.5V VDD > 1.89V 不适用 警报条件1 0.3V 或 2.5V2
(1) 有关详细信息，请参阅表 6-9。
(2) 有关详细信息，请参阅图 6-12。

在运行期间，如果 PVDD 或 VDD 超出与电源配置相关的指定阈值范围，则会触发警报，并会根据 ALARM_ACT 寄存器设置来设置 DAC 输出。