ZHCSNR0A august   2021  – july 2023 AFE439A2 , AFE539A4 , AFE639D2

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性：电压输出
    6. 6.6  电气特性：比较器模式
    7. 6.7  电气特性：ADC 输入
    8. 6.8  电气特性：通用
    9. 6.9  时序要求：I2C 标准模式
    10. 6.10 时序要求：I2C 快速模式
    11. 6.11 时序要求：I2C 超快速模式
    12. 6.12 时序要求：SPI 写入操作
    13. 6.13 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    14. 6.14 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    15. 6.15 时序要求：PWM 输出
    16. 6.16 时序要求：I2C 控制器
    17. 6.17 时序图
    18. 6.18 典型特性：电压输出
    19. 6.19 典型特性：ADC
    20. 6.20 典型特性：比较器
    21. 6.21 典型特性：通用
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能模拟前端 (AFE) 架构
      2. 7.3.2 编程接口
      3. 7.3.3 非易失性存储器 (NVM)
        1. 7.3.3.1 NVM 循环冗余校验 (CRC)
          1. 7.3.3.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.3.1.2 NVM-CRC-FAIL-INT 位
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 外部复位
      6. 7.3.6 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 电压输出模式
      2. 7.4.2 电压基准和 DAC 传递函数
        1. 7.4.2.1 电源作为基准
        2. 7.4.2.2 内部基准
        3. 7.4.2.3 外部基准
      3. 7.4.3 比较器模式
      4. 7.4.4 模数转换器 (ADC) 模式
      5. 7.4.5 脉宽调制 (PWM)
      6. 7.4.6 比例积分 (PI) 控制
        1. 7.4.6.1 AFE439A2 PI 控制
        2. 7.4.6.2 AFE539A4 PI 控制
        3. 7.4.6.3 AFE639D2 PI 控制
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 7.6.2  DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）
      3. 7.6.3  COMMON-CONFIG 寄存器（地址 = 1Fh）
      4. 7.6.4  COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      6. 7.6.6  GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[复位 = 0003h]
      9. 7.6.9  STATE-MACHINE-CONFIG1 寄存器（地址 = 29h）[复位 = C800h]
      10. 7.6.10 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      11. 7.6.11 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5 电气特性：电压输出

所有最小/最大规格的条件为 –40°C ≤ TA ≤ +125°C，所有典型规格的条件为 TA = 25°C，1.7V ≤ VDD ≤ 5.5V，DAC 基准连接至 VDD，增益 = 1 ×，DAC 输出引脚 (OUT) 具有阻性负载（RL = 5kΩ 至 AGND）和容性负载（CL = 200pF 至 AGND），且数字输入处于 VDD 或 AGND（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
静态性能
分辨率 AFE639D2 12 位
AFE539A4 10
INL 积分非线性(1) AFE639D2 -4 4 LSB
AFE539A4 -1 1
DNL 微分非线性(1) -1 1 LSB
零代码误差(2) 将 0d 编码至 DAC，外部基准，VDD= 5.5V 6 12 mV
将 0d 编码到 DAC 中，内部 VREF，增益 = 4 ×，
VDD = 5.5V		 6 15
零代码误差温度系数(2) ±10 µV/°C
偏移误差(2) 1.7V ≤ VDD < 2.7V，VFB 引脚短接至 VOUT，DAC 代码：32d（12 位分辨率）、8d（10 位分辨率） -0.75 0.3 0.75 %FSR
2.7V ≤ VDD ≤ 5.5V，VFB 引脚短接至 VOUT，DAC 代码：32d（12 位分辨率）、8d（10 位分辨率） –0.5 0.25 0.5
偏移误差温度系数(2) VFB 引脚短接至 VOUT，DAC 代码：32d（12 位分辨率）、8d（10 位分辨率） ±0.0003 %FSR/°C
增益误差(2) 介于终点代码：32d 至 4064d（12 位分辨率）、8d 至 1016d（10 位分辨率） –0.5 0.25 0.5 %FSR
增益误差温度系数(2) 介于终点代码：32d 至 4064d（12 位分辨率）、8d 至 1016d（10 位分辨率） ±0.0008 %FSR/°C
满量程误差(2) 1.7V ≤ VDD < 2.7V，DAC（满量程） -1 1 %FSR
2.7V ≤ VDD ≤ 5.5V，DAC（满量程） -0.5 0.5
满量程误差温度系数(2) DAC 处于满量程 ±0.0008 %FSR/°C
输出
输出电压 基准连接到 VDD 0 VDD V
CL 容性负载(3) RL = 无限，相位裕度 = 30° 200 pF
相位裕度 = 30° 1000
短路电流 VDD = 1.7V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 15 mA
VDD = 2.7V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 50
VDD = 5.5V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 60
输出电压余量(3) 至 VDD，DAC 输出空载，内部基准 = 1.21V，VDD ≥ 1.21V × 增益 + 0.2V 0.2 V
至 VDD 和 AGND，
DAC 输出空载，VDD 处的外部基准（增益 = 1 ×），VREF 引脚未短接至 VDD		 0.8 %FSR
至 VDD 和 AGND，VDD = 5.5V 时 ILOAD = 10mA，VDD = 2.7V 时 ILOAD = 3mA，VDD = 1.8V 时 ILOAD = 1mA，
VDD 处的外部基准（增益 = 1 ×），VREF 引脚未短接至 VDD		 10
ZO VFB 直流输出阻抗(4) DAC 输出已启用，内部基准（增益 = 1.5 × 或 2 ×）或 VDD 处的外部基准（增益 = 1 ×），VREF 引脚未短接至 VDD 400 500 600 kΩ
DAC 输出已启用，内部 VREF，增益 = 3 × 或 4 × 325 400 485
电源抑制比（直流） 内部 VREF，增益 = 2 ×，DAC 处于中标度，
VDD = 5V ±10%		 0.25 mV/V
动态性能
tsett 输出电压建立时间 1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR，VDD = 5.5V 20 µs
1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR，VDD = 5.5V，内部 VREF，增益 = 4 × 25
转换率 VDD = 5.5V 0.3 V/µs
加电干扰幅度 启动时，DAC 输出被禁用 75 mV
启动时，DAC 输出被禁用，RL = 100kΩ 200
输出使能干扰幅度 DAC 输出从禁用至启用，DAC 寄存器处于零标度，RL = 100kΩ 250 mV
Vn 输出噪声电压（峰峰值） f = 0.1Hz 至 10Hz，DAC 位于中标度，VDD = 5.5V 50 µVPP
内部 VREF，增益 = 4 ×，f = 0.1Hz 至 10Hz，
DAC 处于中标度，VDD = 5.5V		 90
输出噪声密度 f = 1kHz，DAC 位于中标度，VDD = 5.5V 0.35 µV/√Hz
内部 VREF，增益 = 4 ×，f = 1kHz，DAC 处于中标度，VDD = 5.5V 0.9
电源抑制比（交流）(4) 内部 VREF，增益 = 4 ×，200mV 50Hz 或 60Hz 正弦波叠加在电源电压上，DAC 处于中标度 -68 dB
代码变化干扰脉冲 围绕中标度的 ±1LSB 变化（包括馈通） 10 nV-s
代码变化干扰脉冲幅度 围绕中标度的 ±1LSB 变化（包括馈通） 15 mV
(1) 在 DAC 输出空载的情况下测量。对于外部基准和内部基准 VDD ≥ 1.21 × 增益 + 0.2V，介于终点代码：32d 至 4064d（12 位分辨率）、8d 至 1016d（10 位分辨率）。
(2) 在 DAC 输出空载的情况下测量。
(3) 根据设计和特征确定；未经生产测试。
(4) 当使用内部基准时，相对于基准值以 200mV 余量指定。