ZHCSNR0A august   2021  – july 2023 AFE439A2 , AFE539A4 , AFE639D2

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性：电压输出
    6. 6.6  电气特性：比较器模式
    7. 6.7  电气特性：ADC 输入
    8. 6.8  电气特性：通用
    9. 6.9  时序要求：I2C 标准模式
    10. 6.10 时序要求：I2C 快速模式
    11. 6.11 时序要求：I2C 超快速模式
    12. 6.12 时序要求：SPI 写入操作
    13. 6.13 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    14. 6.14 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    15. 6.15 时序要求：PWM 输出
    16. 6.16 时序要求：I2C 控制器
    17. 6.17 时序图
    18. 6.18 典型特性：电压输出
    19. 6.19 典型特性：ADC
    20. 6.20 典型特性：比较器
    21. 6.21 典型特性：通用
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能模拟前端 (AFE) 架构
      2. 7.3.2 编程接口
      3. 7.3.3 非易失性存储器 (NVM)
        1. 7.3.3.1 NVM 循环冗余校验 (CRC)
          1. 7.3.3.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.3.1.2 NVM-CRC-FAIL-INT 位
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 外部复位
      6. 7.3.6 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 电压输出模式
      2. 7.4.2 电压基准和 DAC 传递函数
        1. 7.4.2.1 电源作为基准
        2. 7.4.2.2 内部基准
        3. 7.4.2.3 外部基准
      3. 7.4.3 比较器模式
      4. 7.4.4 模数转换器 (ADC) 模式
      5. 7.4.5 脉宽调制 (PWM)
      6. 7.4.6 比例积分 (PI) 控制
        1. 7.4.6.1 AFE439A2 PI 控制
        2. 7.4.6.2 AFE539A4 PI 控制
        3. 7.4.6.3 AFE639D2 PI 控制
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 7.6.2  DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）
      3. 7.6.3  COMMON-CONFIG 寄存器（地址 = 1Fh）
      4. 7.6.4  COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      6. 7.6.6  GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[复位 = 0003h]
      9. 7.6.9  STATE-MACHINE-CONFIG1 寄存器（地址 = 29h）[复位 = C800h]
      10. 7.6.10 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      11. 7.6.11 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.6.2 DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）

注： A 对应于引脚（11、12）上的数据转换器通道。B 对应于引脚（9、10）上的通道。C 对应于引脚（3、4）上的通道。D 对应于引脚（1、2）上的通道。
图 7-19 DAC-x-VOUT-CMP-CONFIG 寄存器（x= A、B、C、D）
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
X VOUT-GAIN-x X CMP-x-HIZ-IN-DIS CMP-x-INV-EN CMP-x-EN
X-0h R/W-0h X-0h R/W-0h R/W-0h R/W-0h
表 7-26 DAC-x-VOUT-CMP-CONFIG 寄存器字段说明
位 字段 类型 复位 说明
15-13 X X 0h 不用考虑
12-10 VOUT-GAIN-x R/W 0h 000：增益 = 1 ×，VREF/MODE 引脚上的外部基准
001：增益 = 1 ×，VDD 作为基准
010：增益 = 1.5 ×，内部基准
011：增益 = 2 ×，内部基准
100：增益 = 3 ×，内部基准
101：增益 = 4 ×，内部基准
其他：无效
9-3 X X 0h 不用考虑
2 CMP-x-HIZ-IN-DIS R/W 0 0：AINx 输入具有高阻抗。输入电压范围受限。
1：AINx 输入连接到电阻分压器并具有有限阻抗。输入电压范围与满量程相同。
1 CMP-x-INV-EN R/W 0 0：请勿反转比较器输出
1：反转比较器输出
0 CMP-x-EN R/W 0 0：禁用比较器模式
1：启用比较器模式。电流输出必须处于断电状态。必须启用电压输出模式。