ZHCSEA7A June   2015  – September 2015 CDCEL824

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 说明（续）
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 CLK_IN Timing Requirements
    7. 7.7 SDA/SCL Timing Requirements
    8. 7.8 EEPROM Specification
    9. 7.9 Typical Characteristics
  8. 8 Parameter Measurement Information
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Control Pins Settings
      2. 9.3.2 SDA/SCL Serial Interface
      3. 9.3.3 SDA/SCL Hardware Interface
    4. 9.4 Device Functional Modes
      1. 9.4.1 Default Device Setting
    5. 9.5 Programming
      1. 9.5.1 Data Protocol
      2. 9.5.2 Command Code Definition
      3. 9.5.3 Generic Programming Sequence
      4. 9.5.4 Byte Write Programming Sequence
      5. 9.5.5 Byte Read Programming Sequence
      6. 9.5.6 Block Write Programming Sequence
      7. 9.5.7 Block Read Programming Sequence
    6. 9.6 Register Maps
      1. 9.6.1 SDA/SCL Configuration Registers
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 PLL Multiplier/Divider Definition
      3. 10.2.3 Application Curves
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13器件和文档支持
    1. 13.1 文档支持
    2. 13.2 社区资源
    3. 13.3 商标
    4. 13.4 静电放电警告
    5. 13.5 Glossary
  14. 14机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 灵活的时钟驱动器
    • 3 个用户定义的控制输入 [S0/S1/S2]：例如，开关频率、输出使能或断电
    • 启用 0-PPM 时钟生成
  • 系统内可编程性和 EEPROM
    • 串行可编程易失性寄存器
    • 非易失性 EEPROM 以存储客户设置
  • 灵活的输入计时理念
    • 外部晶振：20MHz 至 30MHz
    • 单端低电压互补金属氧化物半导体 (LVCMOS) 高达 130MHz
  • 高达 201MHz 的可选输出频率
  • 低噪声 PLL 内核
    • 集成了 PLL 环路滤波器组件
    • 低周期抖动（典型值为 80ps）
  • 1.8V 器件电源
  • 温度范围：–40°C 至 85°C
  • 采用薄型小外形尺寸 (TSSOP) 封装

2 应用

    激光测距应用

3 说明

CDCEL824 是一款基于锁相环 (PLL) 的模块化、低成本、高性能可编程时钟合成器/乘法器/除法器。 该器件最多可从单输入频率中生成四个输出时钟。 在系统内最多可使用两个独立可配置 PLL 在任何时钟频率下（最高可达 201MHz）对各输出进行编程。

CDCEL824 具备一个独立的输出电源引脚 VDDOUT，其电压为 1.8V。

此输入接受一个外部晶振或 LVCMOS 时钟信号。 对于晶振输入，片上负载电容足以满足大多数应用的要求。 负载电容值可在 0pF 至 20pF 的范围内设定。

器件信息(1)

部件号 封装 封装尺寸（标称值）
CDCEL824 TSSOP (16) 5.00mm x 4.40mm
  1. 要了解所有可用封装，请见数据表末尾的可订购产品附录。

典型电路原理图

CDCEL824 typical_application_schematic_scas945.gif