ZHCUBT8 February   2024 ADS127L18

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1  EVM 模拟输入选项
    2. 2.2  电源要求
    3. 2.3  ADC 连接和去耦
    4. 2.4  模数转换器 (ADC) 输入放大器
    5. 2.5  VCOM 缓冲器
    6. 2.6  电压基准
    7. 2.7  基准缓冲器
    8. 2.8  时钟树
    9. 2.9  串行接口
    10. 2.10 EEPROM
    11. 2.11 电源
    12. 2.12 低压降稳压器 (LDO)
  9. 3软件
    1. 3.1 软件说明
    2. 3.2 ADS127L18 EVM 软件安装
  10. 4实现结果
    1. 4.1 EVM 操作
      1. 4.1.1 评估设置
      2. 4.1.2 可选 EVM 连接
      3. 4.1.3 EVM 寄存器设置
      4. 4.1.4 ADC 采集设置
        1. 4.1.4.1 ADC 配置
        2. 4.1.4.2 时钟配置
        3. 4.1.4.3 SPI 和数据端口配置
        4. 4.1.4.4 滤波器配置
        5. 4.1.4.5 通道配置
      5. 4.1.5 时域显示
      6. 4.1.6 频谱分析显示
      7. 4.1.7 直方图分析显示
  11. 5硬件设计文件
    1. 5.1 原理图
    2. 5.2 PCB 布局
    3. 5.3 物料清单 (BOM)
  12. 6其他信息
    1. 6.1 商标
  13. 7相关文档
    1. 7.1 补充内容

2.3 ADC 连接和去耦

图 3-3 展示了 ADS127L18 数据转换器 (U1) 的所有连接。每个电源连接都有一个 10μF 的去耦电容器。确保这些电容在物理上靠近器件，并与 GND 平面有良好的连接。电源连接还有一个 0Ω 的串联电阻。该元件旨在简化 ADC 的电流测量。每个数字引脚都有一个 10Ω 的串联电阻。这些电阻会让数字信号的边缘变得平滑，以更大限度减少过冲和振铃。此外，每个数字引脚都有一个 100kΩ 的上拉或下拉电阻器。安装这些电阻器是为了更大限度地减少与 FPGA 开发板的连接。尽管没有严格要求，但这些元件可包含在最终设计中，以提高数字信号完整性。

ADS127L18EVM-PDK ADS127L18 连接和去耦图 2-3 ADS127L18 连接和去耦