ZHCUAY3 april 2023 AM6526 , AM6528 , AM6548 , TPS6594-Q1
3.1 电源映射
图 3-1 显示了支持独立 MCU 和主电源轨所需的 TPS6594-Q1 PMIC 电源器件与处理器电压域之间的电源映射。在该配置中，PMIC 使用 3.3V 输入电压。对于安全应用，在 VCCA 之前有一个保护 FET 连接到主 PMIC 的 OVPGDRV 引脚，允许对 PMIC 的输入电源进行电压监测和控制。
此 PDN 使用五个分立式电源组件，其中四个是必需的，一个是可选的，具体取决于是否需要电子保险丝特性。三个负载开关与 BUCK4 稳压器产生了多个独立的 IO 电源轨，具有以下优势：
- 通过使用 PMIC GPIO 控制信号以及所需的启动和关断时序延迟，按照所需的顺序对 SoC 电源域进行时序控制，如节 6.3部分所示。
- 通过对 VCCA 过压进行 PMIC 监控（请参阅节 5.5），PMIC GPIO 可以在检测到 OV 时从 SoC 上断开这些 3.3V 电源轨。
- 需要低功耗模式（仅 MCU 和 S2R 保持），因为需要独立禁用/监控 SoC 的 IO 域。
注： 所选的负载开关 (TPS22919) 适用于轻负载 (< 500mA)。对于更大的负载，建议使用 TPS22965 或类似器件。
第四个分立式器件为 TPS628502 降压转换器，该转换器负责为 LPDDR4 SDRAM 组件提供所需的 1.1V 电源。最后一个分立式电源元件是可选的 TLV70018-Q1 LDO，如果最终产品使用高安全处理器类型并希望能够在板上对 Efuse 值进行编程，则可以使用该元件。如果不需要此特性，则可以省略此 LDO，并按照数据手册中的建议端接处理器引脚。
注： 该处理器支持多种 DDR 存储器类型，包括 DDR3L、DDR4 和 LPDDR4。这些存储器技术各自需要不同的电压才能工作。因此，PMIC 中故意未包含 DDR 电压的稳压器。PMIC 确实包含控制信号，以按照正确的顺序启用/禁用外部 DDR 稳压器。
图 3-1 电源连接- VDD_CPU_AVS，启动电压为 1.1V，然后软件设置器件专用 AVS。
表 3-1 确定了需要哪些电源来支持不同的系统特性。“有源 SoC”列中有一个额外的选项来包含或排除 VPP_x(EFUSE) 电源轨。
表 3-1 PDN 电源映射和系统特性
| 电源映射 | 系统特性(1) | |||||
|---|---|---|---|---|---|---|
| 器件 | 电源 | 电源轨 | 处理器和存储器域 | 有源 SoC | 仅 MCU | DDR 保持 |
| TPS65941319-Q1 | BUCK12 | VDD_CORE_1V1 | VDD_CORE、VDD_DLL_MMC0/1 | R | ||
| BUCK3 | VDD_CPU | VDD_MPU0/1 | R | |||
| BUCK4 | VDD_MCUIO_1V8 | VDDS1/2_WKUP、VCCSHV1/2_WKUP、VDDA_1P8_MON_WKUP | R | R | ||
| BUCK5 | VDD_MCU_1V1 | VDD_MCU、VDD_WKUP0/1 | R | R | ||
| LDO1 | VDA_MCU_1V8 | VDDA_LDO_WKUP、VDDA_MCU/WKUP、VDDA_ADC_WKUP、VDDA_POR_WKUP | R | R | ||
| LDO2 | VDD_RAM_1V8 | VDDA_SRAM_CORE0/1、VDDA_SRAM_MPU0/1、VDDA_1P8_OLDI0 | R | |||
| LDO3 | VDD_PHY_1V8 | VDDA_1P8_CSI0、VDDA_1P8_SERDES0 | R | |||
| LDO4 | VDA_PLL_1V8 | VDDA_PLL_CORE、VDDA_PLL0/1_DDR、VDDA_PLL_MPU0/1、VDDA_PLL_DSS、VDDA_PLL_PER0、VDDS_OSC1 | R | |||
| TPS22919 | 负载开关 | VDD_MCUIO_3V3 | VDDA_3P3_IOLDO_WKUP、VDDA_3P3_MON_WKUP | R(2) | R | |
| TPS22919 | 负载开关 | VDD_IO_3V3 | VDDA_3P3_USB、VDDA_3P3_MON0、VDDA_3P3_IOLDO0/1、VDDSHV0-2、VDDSHV7-8、VDDA_3P3_SDIO | R(3) | ||
| TPS22919 | 负载开关 | VDD_IO_1V8 | VDDA_1P8_MON0、VDDS3-6、VDDSHV3-6、 | R(4) | ||
| TLV70018 | LDO | VPP_EFUSE_1V8 | VPP_x(EFUSE) | O | ||
| TPS628502Q | BUCK | VDD_DDR | VDDS_DDR | R | R(5) | |
(1) “R”是必需的，而“O”是可选的。如果保留“空白”，则在该模式期间不会启用稳压器。
(2) 为 VDD_MCUIO_3V3 供电的 TPS22919 由 TPS65941319-Q1 GPIO3 控制。
(3) 为 VDD_IO_3V3 供电的 TPS22919 由 TPS65941319-Q1 GPIO5 控制。
(4) 为 VDD_IO_1V8 供电的 TPS22919 由 TPS65941319-Q1 GPIO6 控制。
(5) TPS628502Q 由 TPS65941319-Q1 GPIO4 进行控制，并会在 FSM_I2C_TRIGGERS 中的 TRIGGER_I2C_7 置位期间保持运行。