ZHCU397A December   2017  – January 2022

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1 系统说明
    1. 1.1 关键系统规格
  7. 2 系统概述
    1. 2.1 方框图
    2. 2.2 系统级说明
    3. 2.3 重点产品
      1. 2.3.1 模拟信号链
        1. 2.3.1.1 LMH5401
        2. 2.3.1.2 LHM6401
        3. 2.3.1.3 BUF802
      2. 2.3.2 时钟
        1. 2.3.2.1 LMK61E2
        2. 2.3.2.2 LMK04828
        3. 2.3.2.3 LMX2594
      3. 2.3.3 功率
        1. 2.3.3.1 TPS82130
        2. 2.3.3.2 TPS7A84
    4. 2.4 系统设计原理
      1. 2.4.1 高速低相位噪声时钟生成
      2. 2.4.2 通道间偏斜
      3. 2.4.3 确定性延迟
        1. 2.4.3.1 确定性延迟的重要性
      4. 2.4.4 模拟前端
      5. 2.4.5 多通道系统电源要求
      6. 2.4.6 硬件编程
  8. 3 电路设计
    1. 3.1 模拟输入前端
      1. 3.1.1 使用 BUF802 的高输入阻抗缓冲器实施
    2. 3.2 高速多通道时钟
    3. 3.3 电源部分
      1. 3.3.1 DC-DC
        1. 3.3.1.1 如何设置 2.1V 输出电压
      2. 3.3.2 LDO
  9. 4 主机接口
  10. 5 硬件功能块
  11. 6 入门应用程序 GUI
  12. 7 测试和结果
    1. 7.1 测试设置和测试计划
    2.     44
    3. 7.2 SNR 测量测试
    4. 7.3 通道间偏斜测量测试
    5. 7.4 性能测试结果
    6. 7.5 多通道偏斜测量
    7. 7.6 49
  13. 8 设计文件
    1. 8.1 原理图
    2. 8.2 物料清单
    3. 8.3 Altium 项目
    4. 8.4 Gerber 文件
    5. 8.5 装配图
  14. 9 软件文件
  15. 10相关文档
    1. 10.1 商标
  16. 11关于作者
    1. 11.1 致谢
  17. 12修订历史记录

2.4.1 高速低相位噪声时钟生成

高性能的数据转换器需要具有超低相位噪声的高精度时钟。通过 PCB、连接器和其他器件生成这些时钟以及向各种元件分配时钟都需要阻抗匹配、信号电源隔离和高扇出时钟缓冲来远距离驱动接收器。时钟生成架构会根据系统要求而变化。时钟生成和分配在示波器等低通道计数系统中比较常见，可使用单个器件执行；然而，为了获得最佳性能，需谨慎布线并保证时钟到时间之间的匹配。

大多数高速数字转换器（即 DSO）只有少数几个通道。在需要数十或数百个通道并且需要这些通道之间间具有时间关联的应用中，同步多通道系统中的采样时钟是必要的。在只有少数几个通道的系统中实现时钟同步本身就非常具有挑战性，随着通道数量增加，情况就更加复杂。

此参考设计使用适用于 DSO、雷达和 5G 无线测试器的多通道 JESD204B 15GHz 时钟参考设计 中提供的时钟解决方案。