ZHCT389 February   2023 DLP6500FLQ , DLP650LNIR , DLP7000 , DLP7000UV , DLP9000X , DLP9000XUV , DLP9500 , DLP9500UV , DLPC410 , DLPC910

 

  1.   摘要
  2. 1受影响的产品
  3. 2主串行外设接口闪存配置方法
  4. 3SPI 闪存配置方法
    1. 3.1 配置指南
    2. 3.2 FPGA 引脚排列信息
    3. 3.3 支持 SPI 闪存配置方法的设计详细信息
    4. 3.4 SPI 闪存布局连接
    5. 3.5 已批准 SPI PROM
      1. 3.5.1 适用于 Virtex-5 且通过 AMD Xilinx 批准的 SPI 闪存的当前列表
      2. 3.5.2 Xilinx 支持论坛
  5. 4常见问题与解答
  6. 5修订历史记录

3.4 SPI 闪存布局连接

DLPC910 和 DLPC410 控制器必须使用下图所述的连接方式连接至 SPI 闪存

.

GUID-20230112-SS0I-BV6J-QFBS-NVZMBFVMMF35-low.jpg

SPI 闪存写保护 (WP#) 应该被拉高以允许通过 Virtex 5 JTAG 接口进行编程。应将 SPI 闪存复位 (RESET#) 或保持 (HOLD#) 拉至高电平，以防止 SPI 闪存暂停与 DLPC410 和 DLPC910 控制器的串行通信。

有关 SPI 配置闪存如何连接到 DLPC410 控制器和 DLPC910 控制器的更多详细信息，请参阅 DLPLCRC910EVM 和 DLPLCRC410EVM 的原理图。

  • FCS_B = DLPC910 控制器和 DLPC410 控制器的引脚 AA10
  • MOSI = DLPC910 控制器和 DLPC410 控制器的引脚 AA9
  • CCLK = DLPC910 控制器和 DLPC410 控制器的引脚 J10
  • D_IN = DLPC910 控制器和 DLPC410 控制器的引脚 K11