ZHCAAH1A February   2020  – June 2021 66AK2E05 , 66AK2G12 , 66AK2H06 , 66AK2H12 , 66AK2H14 , 66AK2L06 , TMS320C6652 , TMS320C6654 , TMS320C6655 , TMS320C6657 , TMS320C6670 , TMS320C6671 , TMS320C6672 , TMS320C6674 , TMS320C6678

 

  1.   商标
  2. 1引言
  3. 2KeyStone 错误检测和校正 - EDC 和错误校正码 - ECC
    1. 2.1 KeyStone 错误检测和校正 - EDC
      1. 2.1.1 C66x L1P - EDC 实现
      2. 2.1.2 C66x L1D
      3. 2.1.3 C66x L2 - EDC 实现
    2. 2.2 KeyStone MSMC RAM - EDC 实现
    3. 2.3 KeyStone DDR3 错误校正码 - ECC
    4. 2.4 Arm-A15 错误检测和校正 (ECC) KeyStone 支持
  4. 3参考文献
  5. 4修订历史记录
  6.   A KeyStone DSP 存储器中的单错校正双错检测 (SECDED) 覆盖
    1.     A.1 KeyStone DSP 存储器中的 SECDED 覆盖

2.3 KeyStone DDR3 错误校正码 - ECC

为了保护数据完整性，DDR3 存储器控制器支持对存储器中 ECC 保护地址范围内写入或读取的数据进行 ECC。8 位 ECC 是基于 64 位数据量计算的，并对该数据量进行单错校正双错检测 (SECDED)。系统必须确保从 ECC 保护区域发起的任何突发访问均不能跨越至未保护区域，反之亦然。

EMIF 中使用的 ECC 算法是行业标准的海明码 (72,64) SECDED 算法。

有关 MSMC 中 EDC 实现的完整详细信息，请参阅《KeyStone II 架构多核共享存储器控制器 (MSMC) 用户指南》 和《KeyStone II 架构多核共享存储器控制器 (MSMC) 用户指南》。