GERY013C january   2023  – april 2023 LMQ61460-Q1 , TPS54319 , TPS62088 , TPS82671 , UCC12040 , UCC12050

 

  1.   Auf einen Blick
  2.   Authors
  3.   3
  4.   Was ist Leistungsdichte?
  5.   Wodurch wird die Leistungsdichte begrenzt?
  6.   Einschränkung der Leistungsdichte: Schaltverluste
  7.   Begrenzungsfaktor Nr. 1: Ladungsbezogene Verluste
  8.   Begrenzungsfaktor Nr. 2: Sperrverzögerungsverluste
  9.   Begrenzungsfaktor 3: Verluste beim Ein- und Ausschalten
  10.   Was schränkt Leistungsdichte ein: thermische Leistung
  11.   Schwierigkeiten bei der Verbesserung der Leistungsdichte überwinden
  12.   Innovationen zur Überwindung von Schaltverlusten
  13.   Innovationen für die Thermik von Gehäusen
  14.   Designinnovationen für erweiterte Schaltkreise
  15.   Innovationen bei der Integration
  16.   Fazit
  17.   Weitere Ressourcen

Designinnovationen für erweiterte Schaltkreise

Eine nachteilige Auswirkung von niedrigerem Rsp und niedrigeren RQ-FoMs ist der Einfluss, den eine geringere Drain-Ladung auf die Übergangsverluste hat. In Abbildung 17 ist zu sehen, dass der Abschaltverlust des hier abgebildeten Abwärtswandlers bei einer festgelegten Anzahl von Spannungsüberschüssen bei Verringerung der Drain-Ladung erheblich steigt. In Anbetracht dieser Tatsache wird geistiges Eigentum für neue und erweiterte Gate-Treiber benötigt, um die MOSFETs trotz der verstärkten Entwicklung verbesserter RQ-FoM-MOSFETs so schnell wie möglich zu schalten und gleichzeitig in einem sicheren Betriebsbereich zu halten. Mit der Reduzierung der Drain-Ladung, nimmt die Ausschalt-Energie zu, um die Drain-to-Source-Spannungsbelastung konstant zu halten.

GUID-20220829-SS0I-SXHB-5KV8-06NG36TGQ5JB-low.gifAbbildung 17 Vergleich der Abschaltverluste bei verschiedenen MOSFET-Technologien.

In diesen Bereichen hat TI vor kurzem eine Familie von Gate-Treibern entwickelt, die eine sehr schnelle Schaltung trotz MOSFETs mit niedrigem RQ-FoM ermöglicht. Dies führt zu geringeren Ladungs- und Übergangsverlusten und sorgt dafür, dass die MOSFETs in ihrem sicheren Betriebsbereich bleiben. Aus dem Vergleich von Abbildung 18 und Abbildung 19 geht hervor, dass der Energieverlust beim Abschalten um bei gleichmäßiger Spitzenspannung um 79 % gehalten werden kann. In einigen Entwicklungen kann, wie in Abbildung 19 gezeigt, durch diese Verringerung einen Spitzenwirkungsgrad von bis zu 4 % erzielt werden.

GUID-20220829-SS0I-GPKM-RMHQ-ZGFL6JM6D6JS-low.gifAbbildung 18 Vergleich der Gate-Treiber-IP, die eine geringe Drain-Ladung und geringe Abschaltenergie ermöglicht.
GUID-20220826-SS0I-BMGG-HVQM-2N813R6FJXGQ-low.svgAbbildung 19 Auswirkungen der Gate-Treiber-IP auf die Systemeffizienz.

Neben der Entwicklung und Anwendung erweiterter Gate-Treiber-Technologien können mithilfe von Innovationen in der Topologie-Technologie erhebliche Verbesserungsmöglichkeiten der Werte der Leistungsdichte erzielt werden. Abbildung 20 zeigt eine vierstufige (FC4L)-Wandlertopologie, die eine Reihe von Vorteilen für die Leistungsdichte ermöglicht, beispielsweise bessere Geräte-FoMs durch niedrigere Bauteil-Spannungswerte, geringere Magnetfilter und eine bessere thermische Verteilung. Wie aus Abbildung 21 ersichtlich ist, können diese Vorteile in eine höhere Leistungsdichte umgesetzt werden. Im Vergleich zu anderen Topologien mit SiC bietet die Lösung von TI durch den Einsatz dieser speziellen Topologie neben den Vorteilen durch GaN und fortschrittlichen Gehäusetechnologien eine erhebliche Größenreduzierung. Die beste Leistungsdichte bietet die FC4L-GaN-Lösung von TI.

GUID-20220826-SS0I-2XZW-GNXM-CSX12GWPK62V-low.svgAbbildung 20 Vierstufige Wandler-Topologie mit GaN-Schaltern für fliegende Kondensatoren.
GUID-20220829-SS0I-VDK0-ZNJP-KRD5MRD2XVZR-low.svgAbbildung 21 Gesamtvolumen von Topologien und Switchtypen.