ZHCSNS2 December   2023 DS90LVRA2-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 电源去耦建议
        2. 8.2.2.2 端接
        3. 8.2.2.3 输入失效防护偏置
        4. 8.2.2.4 探测 LVDS 传输线路
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 差分布线
        2. 8.4.1.2 PC 主板注意事项
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

开关特性

除非另有说明,否则,VID = 200mV,CL = 10pF,并且在工作温度范围内。(1)(2)
符号 参数 工作条件 最小值 典型值 最大值 单位
tPHLD 从高电平到低电平的差分传播延迟 VCC = 1.8V ± 10%,trf = 1ns 2.5 4.4 7.7 ns
VCC = 2.5V ± 10%,trf = 1ns 2.2 3.3 5.1 ns
VCC = 3.3V ± 10%,trf = 1ns 1.9 2.9 4.1 ns
tPLHD 差分传播延迟低电平到高电平 VCC = 1.8V ± 10%,trf = 1ns 2.7 4.4 7.7 ns
VCC = 2.5V ± 10%,trf = 1ns 2.4 3.4 5.1 ns
VCC = 3.3V ± 10%,trf = 1ns 2.2 3.1 4.1 ns
tSKD1_S 差分脉冲延迟 (tPHLD – tPLHD) (3) VCC = 1.8V ± 10%,trf = 1ns -680 680 ps
VCC = 2.5V ± 10%,trf = 1ns -500 500 ps
VCC = 3.3V ± 10%,trf = 1ns -610 610 ps
tSKD1_400M 差分脉冲延迟 (tPHLD – tPLHD)(3) VCC = 1.8V ± 10%,trf = 0.25ns,400Mbps -1990 1990 ps
VCC = 2.5V ± 10%,trf = 0.25ns,400Mbps -1400 1400 ps
VCC = 3.3V ± 10%,trf = 0.25ns,400Mbps -1800 1800 ps
tSKD2 差分通道间延迟 (4) VCC = 1.8V ± 10%,trf = 0.25ns  0.6 ns
VCC = 2.5V ± 10%,trf = 0.25ns 0.3 ns
VCC = 3.3V ± 10%,trf = 0.25ns 0.3 ns
tSKD3 差分器件间延迟 (5) VCC = 1.8V ± 10%,trf = 0.25ns 3.0 ns
VCC = 2.5V ± 10%,trf = 0.25ns 1.7 ns
VCC = 3.3V ± 10%,trf = 0.25ns 1.2 ns
tR 上升时间 VCC = 1.8V 250 500 740 ps
VCC = 2.5V 250 390 740 ps
VCC = 3.3V 250 450 740 ps
tF 下降时间 VCC = 1.8V 250 560 740 ps
VCC = 2.5V 250 360 740 ps
VCC = 3.3V 250 400 740 ps
fMAX 最大工作频率 (11) 300 MHz
CL 包括探头和夹具电容。
除非另有说明,否则所有测试的发生器波形:f = 1MHz,ZO = 50Ω,对于 RIN,tr 和 tf(0% 至 100%)≤ 3ns。
tSKD1 是同一通道的正向边沿和负向边沿之间差分传播延迟时间的幅度差。
tSKD2 是同一器件上任何事件的差分通道间延迟。此规格适用于集成电路内具有多个接收器的器件。
tSKD3,器件间延迟,是器件之间任何事件的差分通道间延迟。此规格适用于具有相同 VCC 且工作温度范围内彼此相差 5°C 以内的器件。
fMAX 发生器输入条件:tr = tf < 1ns(0% 至 100%)、50% 占空比、差分(1.05V 至 1.35V 峰峰值)。输出标准:60%/40% 占空比,VOL(最大值),VOH(最小值),负载= 15pF(杂散加探头)。