ZHCSNS2 December   2023 DS90LVRA2-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 电源去耦建议
        2. 8.2.2.2 端接
        3. 8.2.2.3 输入失效防护偏置
        4. 8.2.2.4 探测 LVDS 传输线路
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 差分布线
        2. 8.4.1.2 PC 主板注意事项
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2.2.3 输入失效防护偏置

外部上拉和下拉电阻器可用于提供足够的偏移量，以在开路条件下实现输入失效防护。此配置通过上拉电阻器将正 LVDS 输入引脚连接到 VDD，并通过下拉电阻器将负 LVDS 输入针脚连接到 GND。上拉电阻器和下拉电阻器应在 5kΩ 至 15kΩ 范围内，以更大限度地减少驱动器的负载和波形失真。将共模偏置点设置为大约 1.2V，以便与内部电路兼容。有关更多信息，请参阅应用手册 AN-1194 LVDS 接口的失效防护偏置。