TPS7A53B
- 线路、负载和温度范围内的精度（有偏置）：0.5%
- 输出电压噪声：4.6µVRMS
- 低压降：3A 电流时为 110mV（最大值），有偏置
- 电源抑制比：
- 500kHz 时为 48dB
- 输入电压范围：
- 无偏置：1.4V 至 6.5V
- 有偏置：1.1V 至 6.5V
- 可调输出电压范围：0.5V 至 5.15V
- 可调软启动浪涌控制
- 开漏电源正常状态 (PG) 输出
- 2.5mm × 2.2mm，12 引脚 VQFN 封装
TPS7A53B 是一款低噪声 (4.6µVRMS)、超低压降线性稳压器 (LDO)，可提供 3A 电流，最大压降仅为 110mV。该器件的输出电压可通过外部电阻分压器进行调节，范围为 0.5V 至 5.15V。
TPS7A53B 集低噪声 (4.6µVRMS)、高 PSRR 和高输出电流能力等特性于一体，非常适合为噪声敏感型元件供电。应用包括高速通信、视频、医疗或测试和测量。该器件具有高 PSRR 和低噪声性能，可抑制电源产生的相位噪声和时钟抖动，因此适合为高性能串行器和解串器 (SerDes)、模数转换器 (ADC) 和数模转换器 (DAC) 供电。具体来说，射频放大器将从该器件的高性能和 5.15V 输出能力受益。
对于需要以低输入和低输出 (LILO) 电压运行的数字负载（例如专用集成电路 (ASIC)、现场可编程门阵列 (FPGA) 和数字信号处理器 (DSP)），TPS7A53B 所具备的出色精度（在负载和温度范围内可达 0.5%）、遥感功能、卓越的瞬态性能和软启动功能可实现最优的系统性能。
作为可调节稳压器，TPS7A53B 可实现多用途设计，因此适用于压控振荡器 (VCO)、ADC、DAC 和成像传感器等模拟负载以及 SerDes、FPGA 和 DSP 等数字负载。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | TPS7A53B 3A、低输入电压、低噪声、高精度、低压降 (LDO) 稳压器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2024-1-26 |
| 白皮书 | 揭秘 LDO 开通（启动）时间 | PDF | HTML | PDF | HTML | 2026-4-27 | ||
| 白皮书 | 使用并联 LDO 降低系统噪声 | PDF | HTML | 英语版 | PDF | HTML | 2025-11-20 | |
| 白皮书 | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022-12-14 | |||
| 白皮书 | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022-12-13 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TPS7A53EVM-031 — TPS7A53 3A、低输入电压、低噪声、高精度、超低压降 (LDO) 稳压器评估模块
TPS7A53 评估模块 (EVM) 专为典型配置而设计，用于评估 TPS7A53 器件的运行情况和性能，后者是一款高精度、3A、低 VIN、低 VOUT、低压降 (LDO) 稳压器。
该 EVM 电路板被配置为适用于动态负载电流需要高达 3A 的工程应用的参考设计。
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
并联低压降 (LDO) 计算器是一款基于 Microsoft® Excel® 的工具，它使用镇流电阻为并联 LDO 稳压器提供最坏情形分析。该工具可帮助用户确定所需的最低并联 LDO 稳压器数量，以及满足一组系统要求的合适镇流电阻。
计算器中预填充了并联应用中常用 LDO 稳压器的数据表信息。用户可以根据其系统要求来评估哪款 LDO 稳压器器件能够满足其系统需求。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN-HR (RPS) | 12 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。