SN74LVC112A
- 可在 1.65V 至 3.6V 范围内工作
- 输入电压高达 5.5V
- 电压为 3.3V 时,tpd 最大值为 4.8ns
- VOLP(输出接地反弹)典型值小于 0.8V(VCC = 3.3V、TA = 25°C 时)
- VOHV(输出 VOH 下冲)典型值大于 2 V(VCC = 3.3V、TA = 25°C 时)
- 闩锁性能超过 250mA,符合 JESD 17 规范
这款双路负边沿触发式 J-K 触发器需在 1.65V 至 3.6V VCC 下运行。
技术文档
未找到结果。请清除搜索并重试。
查看全部 2
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | SN74LVC112A 具有清零和预设功能的 双路负边沿触发式 J-K 触发器 数据表 (Rev. O) | PDF | HTML | 英语版 (Rev.O) | PDF | HTML | 2025-9-3 |
| 应用手册 | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022-12-15 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
评估板
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
| SOP (NS) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |
| SSOP (DB) | 16 | Ultra Librarian |
| TVSOP (DGV) | 16 | Ultra Librarian |