LMK1D1216
- 高性能 LVDS 时钟缓冲器系列：高达 2GHz
- 2:12 差分缓冲器 (LMK1D1212)
- 2:16 差分缓冲器 (LMK1D1216)
- 电源电压：1.71V 至 3.465V
- 低附加抖动：156.25MHz 下小于 12kHz 至 20MHz 范围内的 60fs RMS 最大值
-
超低相位本底噪声：-164dBc/Hz（典型值）
-
-
超低传播延迟：< 575ps（最大值）
-
输出延迟：20ps（最大值）
- 高摆幅 LVDS（升压模式）：500mV VOD（典型值，AMP_SEL 设置为 1 时）
- 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
- LVDS 基准电压 (V AC_REF) 适用于容性耦合输入
- 工业温度范围：–40°C 至 105°C
- 采用封装
-
LMK1D1212：6mm × 6mm 40 引脚 VQFN (RHA)
-
LMK1D1216：7mm × 7mm 48 引脚 VQFN (RGZ)
-
LMK1D1212 时钟缓冲器通过超小延迟，将两个中的任一可选时钟输入（IN0 和 IN1）分配给 12 对差分 LVDS 时钟输出（OUT0 至 OUT11）。类似地，LMK1D1216 将分配 16 对差分 LVDS 时钟输出（OUT0 至 OUT15）。LMK1D121x 系列可接受两个时钟源传入一个输入多路复用器。输入可以为 LVDS、LVPECL、LP-HCSL、HCSL、CML 或 LVCMOS。
LMK1D121x 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时，对未使用的负输入引脚施加适当的偏置电压（请参阅）。
IN_SEL 引脚用于选择要发送到输出的输入。如果该引脚保持开路，该引脚将禁用输出（静态低电平）。该器件支持失效防护功能。该器件还整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。
该器件可在 1.8V、2.5V 或 3.3V 电源环境下工作，额定温度范围是 –40°C 至 105°C（环境温度）。
技术文档
未找到结果。请清除搜索并重试。
查看全部 2
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK1D121x 低附加抖动 LVDS 缓冲器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2022-4-13 |
| 证书 | LMK1D1216EVM EU RoHS Declaration of Conformity (DoC() | 2021-8-19 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
LMK1D1216EVM — LMK1D1216 低抖动 2:16 LVDS 风扇输出缓冲器评估模块
LMK1D1216 是一款高性能、低附加抖动的 LVDS 时钟缓冲器，具有两个差分输入和 16 个 LVDS 输出。该评估模块 (EVM) 旨在演示 LMK1D1216 的电气性能。然而，此 EVM 还可用于评估 LMK1Dxxxx 系列中的其他 48 引脚器件。为了实现出色性能，LMK1D1216EVM 配备了 50Ω SMA 连接器和阻抗控制 50Ω 微带传输线。
设计工具
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。