DAC39J84
- 分辨率：16 位
- 最大采样率：2.8GSPS
- 最大输入数据速率：1.25GSPS
- JESD204B 接口
- 8 个 JESD204B 串行输入信道
- 每信道最大位速率 12.5Gbps
- 子类 1 多 DAC 同步
- 片上极低抖动锁相环 (PLL)
- 可选 1x - 16x 插值
- 具有 48 位数值控制振荡器 (NCO) / 或 ±n×Fs/8 的独立复杂混频器
- 宽频带数字正交调制器校正
- Sinx/x 校正滤波器
- 分数采样组延迟校正
- 多频带模式：独立复杂信号的数字总和
- 3/4 线制串行控制总线 (SPI)
- 集成温度传感器
- JTAG 边界扫描
- 与四通道 DAC37J84/DAC38J84 系列引脚兼容
- 功耗：2.8GSPS 时为 1.8W
- 封装：10mm x 10mm，144 焊球倒装芯片球状引脚栅格阵列 (BGA)
应用范围
- 蜂窝基站
- 分集传输
- 宽频带通信
- 直接数字合成 (DDS) 仪器
- 国防/军事
- 毫米波/微波回程
- 自动测试设备
- 线缆基础设施
All trademarks are the property of their respective owners.
DAC39J84 是一款具有 JESD204B 接口的低功耗、16 位、四通道、2.8GSPS 数模转换器 (DAC)。
数字数据通过运行速率高达 12.5Gbps 的 1、2、4 或 8 条可配置串行 JESD204B 信道输入到器件中，这些信道具有片上端接和可编程均衡功能。 此接口可实现基于 JESD204B 子类 1 SYSREF 的确定性延迟，并且可实现多个器件的完全同步。
此器件包括简化复杂发射架构的特性。 具有超过 90dB 阻带衰减的完全可旁路 2x 至 16x 数字插值滤波器可简化数据接口和重建滤波器。 一个片上 48 位数值控制振荡器 (NCO) 和独立复杂混频器可实现灵活且准确的载波信号放置。
高性能低抖动 PLL 可简化器件计时，而又不会对动态范围造成太大影响。 数字正交调制器校正 (QMC) 和组延迟校正 (QDC) 可在直接上行转换应用中为通道间的增益、偏移、相位以及组延迟实现完整的 IQ 补偿。 一个可编程功率放大器 (PA) 保护机制可以在检测到输入数据的异常功率运行方式时提供 PA 保护。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | DAC39J84 具有 12.5Gbps JESD204B 接口的四通道、16 位、2.8GSPS 数模转换器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2015-3-29 |
| 应用手册 | DAC3xJ8x Device Initialization and SYSREF Configuration | 2017-9-27 | ||||
| 应用手册 | System solution for avionics & defense | 2015-9-23 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
DAC39J84EVM — DAC39J84 四通道 16 位 2.8GSPS 1x-16x 内插数模转换器 EVM
DAC39J84EVM 评估模块 (EVM) 用于评估 DAC39J84 高速 JESD204B 接口 DAC。此 EVM 包括板载时钟解决方案 (LMK04828)、变压器耦合输出、全功率解决方案以及方便易用的软件 GUI 和 USB 接口。
根据设计，DAC39J84EVM 可与德州仪器 (TI) 的 JESD204B 信号发生器卡 TSW14J56EVM 无缝配合，通过高速数据转换器专业软件 (HSDCPro) 工具进行高速数据转换器评估。DAC3XJ8XEVM 也旨在与主要 FPGA 供应商提供的带 FMC 连接器的许多开发套件结合使用。
ABACO-3P-FMC120 — Abaco Systems® 4 通道 16 位 ADC/DAC 输入/输出 FPGA 夹层卡
Abaco FMC120 提供四个 16 位模数转换器 (ADC) 和四个 16 位数模转换器 (DAC)。该模块的亮点是德州仪器 (TI) 的两款产品：子卡中的 ADS54J60 双通道、16 位、1GSPS ADC（两个）和 DAC39J84 四通道、16 位、2.8GSPS DAC（一个），其使用 JEDEC JESD204B 数据转换器数字接口且具有 FPGA 夹层卡 (FMC) 连接器。
FMC120 在机械和电气方面符合 FMC 标准 (ANSI/VITA 57.1)。该卡通过标准高引脚数 (HPC) 连接器连接到 FPGA 承载卡。
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
SLAC644 — DAC3XJ8XEVM Software
TIDA-00335 — 高带宽、高频变送器参考设计
该设计展示了在使用 DAC38J84 等电流源 DAC 与 TRF3704 调制器时，为支持高带宽和高频应用所需的电路修改。 TRF3704 是一款 6GHz 调制器，能够支持宽 BB 带宽。 DAC38J84 是一款 2.5GSPS 转换器，能够支持 600MHz 的基带带宽。 该组合使高端通信系统能够实现此前无法企及的频率和带宽。
TIDA-00996 — 同步多发射器参考设计：多个 DAC 的时间校准方法
为了进一步扩大现代移动通信系统的覆盖范围并提升其数据速率和可靠性，系统设计人员持续加大对多天线发射器系统的关注，以实现空间分集和空间复用的组合。这类实现可进一步补偿路径损耗和传输介质的多路径效应。这些实现还可能扩大覆盖范围、提升数据速率以及提高可靠性。采用波束成形技术的多天线系统还能更好地集中发射器能量，该系统有可能在扩大发射器覆盖范围的同时减小天线尺寸。越来越多的移动通信系统和雷达系统开始在其设计中采用多天线发射器。
对于此类多天线发射器实现，每个发射器都需要使用数模转换器 (DAC)，以将数字位转换为射频信号进行传输。还必须及时同步多个发射器及其关联的天线。该设计可利用 JESD204B (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。