主页 时钟和计时 时钟缓冲器
主页
时钟和计时
时钟缓冲器

CDCLVC1106

正在供货

低抖动 1:6 LVCMOS 扇出时钟缓冲器

立即订购
数据表

CDCLVC1106

正在供货
数据表 立即订购

产品详情

Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm)
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

filter 查找其他 时钟缓冲器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚。
LMK1C1106 正在供货 6 通道输出 LVCMOS 1.8V 缓冲器 6-channel output LVCMOS 1.8-V buffer with increased performance and added features such as synchronous output enable
功能与比较器件相似。
LMK00105 正在供货 具有通用输入和 5 路输出的超低抖动 LVCMOS 扇出缓冲器/电平转换器 Ultra low additive jitter,1:5 LVCMOS Buffers/Level translator
CDCVF2310 正在供货 适用于通用应用且支持高达 105°C 温度的高性能 1:10 时钟缓冲器 1:10 LVCMOS Buffer up to 200MHz

技术文档

未找到结果。请清除搜索并重试。
查看全部 2
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family 数据表 (Rev. B) PDF | HTML 2017-2-24
应用手册 How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer 2010-11-30

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

CDCLVC1112EVM — CDCLVC1112 评估模块

CDCLVC1112 是一款高性能、低附加相位噪声 VCMOS 时钟缓冲器。它有 1 个 LVCMOS 输入和 12 个 LVCMOS 输出。它还有启动引脚。此评估模块 (EVM) 旨在演示 CDCLVC1112 的电性能。然而，那些对 CDCLVC1106、CDCLVC1108 或 CDCLVC1110 的性能评估感兴趣的客户也可以使用此 EVM。为达到最佳性能，该评估板配备有 50Ω SMA 连接器和受控良好的 50Ω 阻抗微带传输线。
支持的产品和硬件
有库存
限制：
??asset.out-of-stock-ti_zh_CN??
无货
评估板

PP-SALB2-EVM — PP-SALB2-EVM 智能放大器扬声器特性板评估模块（学习板 2）

此电路板支持：TAS2555YZEVM、TAS2557EVM 和 TAS2559EVM。

智能放大器扬声器特性鉴定板与配套的 TI 智能放大器和 PurePath Console 软件配合使用时，可让用户测量扬声器偏移、温度和其他参数，以便与 TI 智能放大器产品配合使用。  整个解决方案提供了易用的分步流程，可指导您完成整个扬声器特性描述过程。  表征完成后，扬声器参数随后会自动加载到 PurePath Console，因此可以开始进行微调，通过扬声器保护实现出色音质。

支持的产品和硬件
有库存
限制：
??asset.out-of-stock-ti_zh_CN??
无货
仿真模型

CDCLVC1102/03/04/06/08/10/12 IBIS Model (Rev. B)

SLLM088 (38 KB) - IBIS 模型
支持的产品和硬件
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。

支持的产品和硬件
设计工具

PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具

PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。

支持的产品和硬件
参考设计

TIDA-01466 — 适用于超声波前端的低电压、低噪声电源参考设计

该参考设计是一款经过优化的电源，专门用于为超声波成像系统接收 AFE IC 的八个 16 通道供电。该设计使用单芯片直流/直流转换器 + LDO 组合稳压器将 LDO 输入设置为恰好高于压降电压，同时充分利用 LDO PSRR，从而减少器件数，同时最大限度地提高效率。  此外，超低噪声 LDO 有助于实现可能的最高模数转换分辨率，从而实现更高的图像质量。该设计能够使开关频率与主时钟频率和系统时钟频率同步，从而帮助系统设计人员应用简单的滤波技术来消除接地回路上的电源开关噪声，或使用扩频时钟来降低 EMI。此外，该设计实现了电子保险丝器件，从而提供一种简单灵活的过流保护方式。
支持的产品和硬件
参考设计

TIDA-01555 — 用于多 ADC 的同步相干 DAQ 的灵活接口 (PRU-ICSS) 参考设计

此参考设计展示了一种接口实现方案，此方案通过 Sitara Arm 处理器连接多个高压双极输入、8 通道、多路复用输入 SAR ADC（6 个），从而使用可编程实时单元 (PRU-ICSS) 扩展输入通道的数量。通过对 ADC 进行配置，可在所有 ADC 之间同时采样相同的通道。此设计突出了 PRU-ICSS 能够应对 1536ksps（每个样本 = 16 位）的数据速率（在每个线路周期采样 640 个样本）。对于 50Hz 周期，这就相当于同时在 6 个 ADC 之间每通道为 32ksps（640 个样本/周期*50Hz*6 ADC*8 通道 = 1536ksps）。此外，还使用另一个 (...)
支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
TSSOP (PW) 14 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供，并不构成 TI 规范。请参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。​​​​​​​​​​​​​​

视频