CDC3RL02
- 低附加噪声：
- –149dBc/Hz（10kHz 偏移相位噪声时）
- 0.37ps (RMS) 输出抖动
- 受限输出压摆率可降低 EMI（对于 10pF 至 50pF 的负载，上升/下降时间为 1ns 至 5ns）
- 自适应输出级控制反射
- 稳压 1.8V 外部可用 I/O 电源
- 超小型 8 凸点 YFP 0.4mm 间距 WCSP（0.8mm × 1.6mm）
- ESD 性能超过 JESD 22
- 2000V 人体放电模型 (A114-A)
- 1000V 充电器件模型（JESD22-C101-A III 级）
CDC3RL02 是一款双通道时钟扇出缓冲器，适用于需要时钟缓冲以及超低附加相位噪声和扇出功能的便携式终端设备（如手机）。该器件将温度补偿晶体振荡器 (TCXO) 等单个时钟源缓冲至多个外设。该器件具有两个时钟请求输入（CLK_REQ1 和 CLK_REQ2），每个输入均支持单个时钟输出。
CDC3RL02 在主时钟输入 (MCLK_IN) 处接受方波或正弦波，无需交流耦合电容器。可接受的最小正弦波为 0.3V 信号（峰峰值）。CDC3RL02 旨在提供极小的通道间偏斜，附加输出抖动和附加相位噪声。自适应时钟输出缓冲器可在宽电容负荷范围内提供受控的转换率，从而更大限度地降低 EMI 辐射、保持信号完整性，并更大限度地减少由时钟分配线上的信号反射造成的振铃效应。
CDC3RL02 具有集成的低压降 (LDO) 稳压器，该稳压器可接受 2.3V 至 5.5V 的输入电压，可输出 1.8 V、50mA。该 1.8V 电源可从外部获得，从而为 TCXO 等外设提供稳定电源。
CDC3RL02 采用 0.4mm 间距 Die Size Ball Grid Array (DSBGA) 封装 (0.8mm× 1.6mm)，也称为 Wafer-level Chip-scale (WCSP) 封装，并经过优化可实现超低待机电流消耗。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CDC3RL02 低相位噪声双通道时钟扇出缓冲器 数据表 (Rev. H) | PDF | HTML | 英语版 (Rev.H) | PDF | HTML | 2024-10-22 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
设计工具
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| DSBGA (YFP) | 8 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。