主页 逻辑和电压转换 逻辑门 与非门
主页
逻辑和电压转换
逻辑门
与非门

CD74HCT03

正在供货

具有 TTL 兼容型 CMOS 输入和开漏输出的 4 通道、2 输入、4.5V 至 5.5V 与非门

立即订购
数据表

CD74HCT03

正在供货
立即订购

产品详情

Technology family HCT Number of channels 4 Inputs per channel 2 IOL (max) (mA) 0 IOH (max) (mA) 0 Input type TTL-Compatible CMOS Output type Open-drain Features High speed (tpd 10-50ns) Data rate (max) (Mbps) 25 Rating Catalog Operating temperature range (°C) -55 to 125
Technology family HCT Number of channels 4 Inputs per channel 2 IOL (max) (mA) 0 IOH (max) (mA) 0 Input type TTL-Compatible CMOS Output type Open-drain Features High speed (tpd 10-50ns) Data rate (max) (Mbps) 25 Rating Catalog Operating temperature range (°C) -55 to 125
SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm) PDIP (N) 14 181.42 mm² (19.3 mm × 9.4 mm)
  • LSTTL input logic compatible
    • VIL(max) = 0.8 V, VIH(min) = 2 V
  • CMOS input logic compatible
    • II ≤ 1 µA at VOL, VOH
  • Buffered inputs
  • 4.5 V to 5.5 V operation
  • Wide operating temperature range: -55°C to +125°C
  • Supports fanout up to 10 LSTTL loads
  • Significant power reduction compared to LSTTL logic ICs
  • LSTTL input logic compatible
    • VIL(max) = 0.8 V, VIH(min) = 2 V
  • CMOS input logic compatible
    • II ≤ 1 µA at VOL, VOH
  • Buffered inputs
  • 4.5 V to 5.5 V operation
  • Wide operating temperature range: -55°C to +125°C
  • Supports fanout up to 10 LSTTL loads
  • Significant power reduction compared to LSTTL logic ICs

This device contains four independent 2-input NAND gates with open-drain outputs. Each gate performs the Boolean function Y =  A ● B in positive logic.

This device contains four independent 2-input NAND gates with open-drain outputs. Each gate performs the Boolean function Y =  A ● B in positive logic.
filter 查找其他 与非门
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚。
SN74HC03 正在供货 具有开漏输出的 4 通道、双输入、2V 至 6V、5.2mA 驱动强度与非门 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74HCS03 正在供货 具有漏极开路输出的施密特触发输入四通道 2 输入正与非门 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA

技术文档

未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 CD74HCT03、CD54HCT03 高速 CMOS 逻辑四路 2 输入与非门 数据表 2020-3-5

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制：
??asset.out-of-stock-ti_zh_CN??
无货
仿真模型

CD74HCT03 Behavioral SPICE Model

SCHM094.ZIP (6 KB) - PSpice 模型
支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
SOIC (D) 14 Ultra Librarian
PDIP (N) 14 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

支持和培训

视频