主页 逻辑和电压转换 逻辑门 或门
主页
逻辑和电压转换
逻辑门
或门

CD74HC4075

正在供货

3 通道、3 输入、2V 至 6V、5.2mA 驱动强度或门

立即订购
数据表

CD74HC4075

正在供货
立即订购

产品详情

Technology family HC Number of channels 3 Inputs per channel 3 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Input type Standard CMOS Output type Push-Pull Features High speed (tpd 10- 50ns) Data rate (max) (Mbps) 28 Rating Catalog Operating temperature range (°C) -55 to 125
Technology family HC Number of channels 3 Inputs per channel 3 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Input type Standard CMOS Output type Push-Pull Features High speed (tpd 10- 50ns) Data rate (max) (Mbps) 28 Rating Catalog Operating temperature range (°C) -55 to 125
TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm) SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm) PDIP (N) 14 181.42 mm² (19.3 mm × 9.4 mm) SOP (NS) 14 79.56 mm² (10.2 mm × 7.8 mm)
  • 缓冲输入
  • 宽工作电压范围：2V 至 6V
  • 宽工作温度范围：-55°C 至 +125°C
  • 支持多达 10 个 LSTTL 负载的扇出
  • 与 LSTTL 逻辑 IC 相比，可显著降低功耗
  • 缓冲输入
  • 宽工作电压范围：2V 至 6V
  • 宽工作温度范围：-55°C 至 +125°C
  • 支持多达 10 个 LSTTL 负载的扇出
  • 与 LSTTL 逻辑 IC 相比，可显著降低功耗

该器件包含三个独立的 3 输入或门。每个逻辑门以正逻辑执行布尔函数 Y = A + B + C。

该器件包含三个独立的 3 输入或门。每个逻辑门以正逻辑执行布尔函数 Y = A + B + C。
filter 查找其他 或门
下载 观看带字幕的视频 视频

技术文档

未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 CDx4HC4075 三路 3 输入或门 数据表 (Rev. H) PDF | HTML 英语版 (Rev.H) PDF | HTML 2023-2-10

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制：
??asset.out-of-stock-ti_zh_CN??
无货
仿真模型

CD74HC4075 Behavioral SPICE Model

SCHM087.ZIP (8 KB) - PSpice 模型
支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
TSSOP (PW) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
PDIP (N) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供，并不构成 TI 规范。请参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。​​​​​​​​​​​​​​

视频