ADS61JB46
- 输出接口：
- 单信道和双信道接口
- 最大数据速率：3.125Gbps
- 符合 JEDEC JESD204A 技术规范
- 可在 2mA 至 32mA 之间对电流进行设定的电流模式逻辑 (CML) 输出
- 功率耗散：
- 双信道模式下，160MSPS 时为 583mW
- 功率等级随着时钟速率下降
- 输入接口：经缓冲的模拟输入
- 185MHz IF 时的信噪比 (SNR)：-72.7dBFS
- 模拟输入动态范围：2VPP
- 基准支持：
外部和内部（已调整） - 电源：
- 模拟和数字电源：1.8V
- 输入缓冲器：3.3V
- 可编程数字增益：0dB 至 6dB
- 输出：标准偏移二进制码或
二进制补码 - 封装：6mm x 6mm 四方扁平无引线 (QFN)-40 封装
All trademarks are the property of their respective owners.
应用范围
- 无线基站基础设施
- 测试和测量仪器
ADS61JB46 是一款高性能、低功耗、单通道模数转换器，此转换器具有一个集成的 JESD204A 输出接口。 采用 6mm x 6mm QFN 封装，并具有单信道和双信道输出模式，此器件提供了空前的紧凑性。 此输出接口与 JESD204A 标准兼容，并具有一个额外的模式（符合 IEEE 标准 802.3-2002 第 3 部分，第 36.2.4.12 条），以实现与 TI TLK 串化解串 (SERDES) 收发器系列产品的无缝对接。 同样引人注目的是其包含一个片载模拟输入缓冲器，从而提供了采样/保持开关间的隔离以及更高、更加持续的输入阻抗。
此器件可在工业温度范围（-40°C 至 +85°C）内工作。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 具有 JESD204A 输出接口的 14 位，输入缓冲160 每秒百万次采样 (MSPS)，模数转换器 数据表 (Rev. B) | 英语版 (Rev.B) | 2013-10-23 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
SLAC530 — ADS61JB23 SPI GUI Installer
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
模拟工程师计算器旨在加快模拟电路设计工程师经常运用的许多重复性计算。该基于 PC 的工具提供图形界面，其中显示各种常见计算列表，从使用反馈电阻器设置运算放大器增益到选择合适的电路设计元件，以稳定模数转换器 (ADC) 驱动器缓冲器电路。
除了可用作独立工具之外，该计算器还能很好地与模拟工程师口袋参考中所述的概念配合使用。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |