产品详情

Sample rate (max) (Msps) 80 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204A Analog input BW (MHz) 480 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 440 Architecture Pipeline SNR (dB) 71.7 ENOB (Bits) 11.5 SFDR (dB) 80 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 80 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204A Analog input BW (MHz) 480 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 440 Architecture Pipeline SNR (dB) 71.7 ENOB (Bits) 11.5 SFDR (dB) 80 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFN (RHA) 40 36 mm² (6 mm × 6 mm)
  • 输出接口:
    • 单信道和双信道接口
    • 1.6Gbps 的最大数据速率
    • 符合 JESD204A 技术规范
    • 可在 2mA 至 32mA 之间对电流进行设定的电流模式逻辑 (CML) 输出
  • 功率耗散:
    • 单信道模式下,80MSPS 时为 440mW
    • 功率等级随着时钟速率下降
  • 输入接口:经缓冲的模拟输入
  • 71.7dBFS 信噪比 (SNR)(在 70MHz IF 时)
  • 模拟输入满量程范围 (FSR):2Vpp
  • 外部和内部(经调整的)基准支持
  • 用于输入缓冲器的 1.8V 电源(模拟和数字),3.3V 电源
  • 可编程数字增益:0dB-6dB
  • 标准偏移二级制或补码输出
  • 封装:
    • 6mm x 6mm 四方扁平无引线 (QFN)-40 封装
  • 输出接口:
    • 单信道和双信道接口
    • 1.6Gbps 的最大数据速率
    • 符合 JESD204A 技术规范
    • 可在 2mA 至 32mA 之间对电流进行设定的电流模式逻辑 (CML) 输出
  • 功率耗散:
    • 单信道模式下,80MSPS 时为 440mW
    • 功率等级随着时钟速率下降
  • 输入接口:经缓冲的模拟输入
  • 71.7dBFS 信噪比 (SNR)(在 70MHz IF 时)
  • 模拟输入满量程范围 (FSR):2Vpp
  • 外部和内部(经调整的)基准支持
  • 用于输入缓冲器的 1.8V 电源(模拟和数字),3.3V 电源
  • 可编程数字增益:0dB-6dB
  • 标准偏移二级制或补码输出
  • 封装:
    • 6mm x 6mm 四方扁平无引线 (QFN)-40 封装

ADS61JB23 是一款高性能、低功耗、单通道模数转换器,此转换器具有一个集成的 JESD204A 输出接口。 采用 6mm x 6mm QFN 封装,并具有单信道和双信道输出模式,ADS61JB23 提供了空前的紧凑性。 输出接口与 JESD204A 标准兼容,并具有一个额外的模式(符合 IEEE 标准 802.3-2002 第 3 部分,第 36.2.4.12 条),以实现与 TI TLK 串化解串 (SERDES) 接收器系列产品的无缝对接。 同样引人注目的是其包含一个片载模拟输入缓冲器,从而提供了采样/保持开关间的隔离以及更高、更加持续的输出阻抗。

ADS61JB23 可在工业温度范围(-40°C 至 85°C)内工作。

ADS61JB23 是一款高性能、低功耗、单通道模数转换器,此转换器具有一个集成的 JESD204A 输出接口。 采用 6mm x 6mm QFN 封装,并具有单信道和双信道输出模式,ADS61JB23 提供了空前的紧凑性。 输出接口与 JESD204A 标准兼容,并具有一个额外的模式(符合 IEEE 标准 802.3-2002 第 3 部分,第 36.2.4.12 条),以实现与 TI TLK 串化解串 (SERDES) 接收器系列产品的无缝对接。 同样引人注目的是其包含一个片载模拟输入缓冲器,从而提供了采样/保持开关间的隔离以及更高、更加持续的输出阻抗。

ADS61JB23 可在工业温度范围(-40°C 至 85°C)内工作。

下载 观看带字幕的视频 视频

技术文档

未找到结果。请清除搜索并重试。
查看全部 3
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 具有JESD204A 输出接口的12 位输出缓冲80 每秒百万次采样(MSPS) 模数转换器(ADC) 数据表 英语版 2013-2-21
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015-5-22
应用手册 Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013-7-19

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

固件

TI204C-IP — Request for JESD204 rapid design IP

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时,可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路,对其进行定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

支持的产品和硬件
评估模块 (EVM) 用 GUI

DATACONVERTERPRO-SW — 高速数据转换器专业 GUI 安装程序,v5.31

该高速数据转换器专业版 GUI 是一款 PC(与 Windows® XP/7/10 兼容)程序,旨在帮助评估大多数 TI 高速数据转换器 [模数转换器 (ADC) 和数模转换器 (DAC)] 和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和图形生成卡,为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音、多音和调制信号支持。此 GUI 还兼容用于快速合成单音、多音和调制信号的 TI 图形生成 GUI。

用户可以向 DATACONVERTERPRO-SW 提供自定义图形以加载到 TI DAC。支持从 ADC 捕获导出 (...)

支持的产品和硬件
评估模块 (EVM) 用 GUI

SLAC530 — ADS61JB23 SPI GUI Installer

支持的产品和硬件
支持软件

SBAC120 — TIGAR Support Files

支持的产品和硬件
仿真模型

ADS61JBXX IBIS Model

SLOM341.ZIP (110 KB) - IBIS 模型
支持的产品和硬件
计算工具

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

模拟工程师计算器旨在加快模拟电路设计工程师经常运用的许多重复性计算。该基于 PC 的工具提供图形界面,其中显示各种常见计算列表,从使用反馈电阻器设置运算放大器增益到选择合适的电路设计元件,以稳定模数转换器 (ADC) 驱动器缓冲器电路。

除了可用作独立工具之外,该计算器还能很好地与模拟工程师口袋参考中所述的概念配合使用。

支持的产品和硬件
设计工具

SBAC119 — TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RHA) 40 Ultra Librarian

订购和质量

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频