产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 8 2.8125 mm² 2.25 x 1.25 SSOP (DCT) 8 11.8 mm² 2.95 x 4 VSSOP (DCU) 8 6.2 mm² 2 x 3.1
  • Available in the Texas Instruments NanoFree Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.7 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

  • Available in the Texas Instruments NanoFree Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.7 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This dual 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G86 performs the Boolean function Y = A ⊕ B or Y = AB + AB in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

A common application is as a true/complement element. If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

An exclusive-OR gate has many applications, some of which can be represented better by alternative logic symbols.

This dual 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G86 performs the Boolean function Y = A ⊕ B or Y = AB + AB in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

A common application is as a true/complement element. If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

An exclusive-OR gate has many applications, some of which can be represented better by alternative logic symbols.

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 29
类型 标题 下载最新的英语版本 日期
* 数据表 Dual 2-Input Exclusive-OR Gate, SN74LVC2G86 数据表 (Rev. I) 2013年 12月 10日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 下载最新的英文版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 下载最新的英文版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 下载英文版本 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 下载英文版本 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

SN74LVC2G86 Behavioral SPICE Model

SCEM609.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC2G86 IBIS Model (Rev. A)

SCEM300A.ZIP (43 KB) - IBIS Model
参考设计

TIDA-00548 — 适用于安全应用的 4mA-20mA 模拟输入模块参考设计

TIDA-00548 是一种隔离式双通道 4-20mA 模拟输入参考设计,可将其用作功能安全可编程逻辑控制器 (PLC) 的一部分。该参考设计使用 32 位高性能模数转换器 (ADC) 来提供数字化输入值。基于 RM4x 双核 ARM® Cortex®-R4 的 CPU 具备锁步技术和内置自检 (BIST) 功能,可比较最多九条可选模拟输入信号链路径的转换值。具有两个单独负载电阻器的双输入方式可对 4-20mA 的单环路或两个独立环路进行冗余测量。面向功能安全应用的基于 Hercules™ RM ARM Cortex-R 的 MCU 可帮助根据 IEC (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01552 — 适用于数字输出模块的 8 通道 2A 高侧驱动器参考设计

这种用于 PLC 等工厂自动化应用的八通道并行 2A 高侧数字输出参考设计可显示德州仪器 (TI) 新型高侧驱动器组件(如 TPS27S100)的诊断功能和功率密度。每个输出可以单独实时测量输出电流。利用该功能可以在运行期间检测断线和短路。还可以发现由于老化或篡改导致的输出负载修改。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01333 — 采用 ISOW7841 的 8 通道隔离式高电压模拟输入模块参考设计

TIDA-01333 隔离式高电压模拟输入模块参考设计有八个通道,每个通道都支持电压和电流测量。此外,其中 4 个通道还支持高达 ±160V 的共模电压。该器件通过 ISOW7841 在单个芯片内实现了 +5V 线路和串行外设接口 (SPI) 通信的隔离。该设计采用了 ADS8681,这是一款 16 位模数转换器 (ADC),可以处理高达 ±12.288V 的输入电压。因此无需再对工业领域中的标准输入电压进行任何预处理。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00550 — 适用于 PLC 的双路通道间隔离式通用模拟输入模块参考设计

适用于可编程逻辑控制器 (PLC) 的 TIDA-00550 双通道到通道隔离式通用模拟输入模块参考设计将精度和灵活性集于一身。与传感器变送器结合使用时,该参考设计可测量标准输入电压和电流以及热电偶、RTD 和 4-20mA 的回路。它只有四个输入端子,适用于同时需要最小空间、高多功能性和高性能的应用。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00560 — 用于 PLC 模块的 16 通道状态 LED 驱动器参考设计

TIDA-00560 的目标是展示 PLC I/O 模块中所需的多通道 LED 驱动器,以指示多个模拟、数字输入和输出通道的状态。该设计满足了低静态电流、低元件数量、最少 PCB 要求和集成式 LED 诊断功能的重要要求。两层单侧元件安装板与 Beaglebone Cape 规范兼容,可使用 BeagleBone 平台进行快速评估。
用户指南: PDF
原理图: PDF
参考设计

TIDA-00764 — 8 通道隔离式高电压模拟输入模块参考设计

此参考设计是具有八个通道的高电压模拟输入模块,每个通道均可用于电压和电流的测量。该设计使用 16 位模数转换器 (ADC) ADS8681,可处理高达 ±12.288V 的输入电压。因此,不再需要对工业领域中的标准输入电压进行任何预处理。此外,该设计的四个通道能够接受高达 ±160V 的共模 (CM) 电压。因此,用户并不需要担心接地环路或补偿电流在连接的输入之间流动。
设计指南: PDF
原理图: PDF
封装 引脚数 下载
DSBGA (YZP) 8 了解详情
SSOP (DCT) 8 了解详情
VSSOP (DCU) 8 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

支持与培训

视频