产品详情

Technology family LVC Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features High speed (tpd 10-50ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features High speed (tpd 10-50ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
SOT-5X3 (DRL) 5 2.56 mm² (1.6 mm × 1.6 mm) SOT-23 (DBV) 5 8.12 mm² (2.9 mm × 2.8 mm) DSBGA (YZP) 5 2.1875 mm² (— mm × — mm) SOT-SC70 (DCK) 5 4.2 mm² (2 mm × 2.1 mm)
  • Qualified from –40°C to +125°C
  • Supports 5V VCC operation
  • Inputs are over voltage tolerant up to 5.5V
  • Supports down translation to VCC
  • Maximum tpd of 4ns at 3.3V and 15pF load
  • Low power consumption, 10µA maximum ICC at 85°C
  • ±24mA output drive at 3.3V
  • Ioff supports partial-power-down mode, and back-drive protection
  • Available in the Texas Instruments NanoFree™ package
  • Latch-up performance exceeds 100mA per JESD 78, Class II
  • Qualified from –40°C to +125°C
  • Supports 5V VCC operation
  • Inputs are over voltage tolerant up to 5.5V
  • Supports down translation to VCC
  • Maximum tpd of 4ns at 3.3V and 15pF load
  • Low power consumption, 10µA maximum ICC at 85°C
  • ±24mA output drive at 3.3V
  • Ioff supports partial-power-down mode, and back-drive protection
  • Available in the Texas Instruments NanoFree™ package
  • Latch-up performance exceeds 100mA per JESD 78, Class II

The SN74LVC1G86 device performs the Boolean function Y = AB + A B in positive logic. This single 2-input exclusive-OR gate is designed for operation from 1.65V to 5.5V VCC.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4ns at 3.3V and 15pF capacitive load. The maximum output drive is ±32mA at 4.5V and ±24mA at 3.3V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.

The SN74LVC1G86 device performs the Boolean function Y = AB + A B in positive logic. This single 2-input exclusive-OR gate is designed for operation from 1.65V to 5.5V VCC.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4ns at 3.3V and 15pF capacitive load. The maximum output drive is ±32mA at 4.5V and ±24mA at 3.3V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚。
SN74AUC1G86 正在供货 单路 2 输入、0.8V 至 2.7V 高速 XOR(异或)门 Voltage range 0.8V to 2.7V, average propagation delay 1.7ns, average drive strength 9mA
SN74AHCT1G86 正在供货 具有 TTL 兼容型 CMOS 输入的单路 2 输入、4.5V 至 5.5V XOR(异或)门 Voltage range 4.5V to 5.5V, average propagation delay 9ns, average drive strength 8mA
SN74AHC1G86 正在供货 单路 2 输入、2V 至 5.5V XOR(异或)门 Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA

技术文档

未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 SN74LVC1G86 Single 2-Input Exclusive-OR Gate 数据表 (Rev. R) PDF | HTML 2026-8-13

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
评估板

LMK5B33216EVM — 适用于 LMK5B33216 具有 BAW VCO 的 16 路输出、3 个 DPLL 和 APLL 的网络同步器的评估模块

LMK5B33216 评估模块 (EVM) 平台用于开发 LMK5B33216 网络时钟发生器和同步器。该 EVM 可用于器件评估、合规性测试和系统原型设计。

LMK5B33216EVM 集成了三个模拟锁相环 (APLL) 和三个具有可编程环路带宽的数字 PLL (DPLL)。该 EVM 包含用于时钟输入、振荡器输入和时钟输出的超小型版本 A (SMA) 连接器,可将器件连接到 50Ω 测试设备。通过板载温度补偿晶体振荡器 (TCXO),可在自由运行、锁定或保持模式下评估 LMK5B33216。

通过板载 USB 微控制器 (MCU) 接口,可在 PC 上使用 TI 时钟和合成器 (TICS) (...)

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
评估板

LMK5B33414EVM — 适用于 LMK5B33414 具有 BAW VCO 的 14 路输出、3 个 DPLL 和 APLL 的网络同步器的评估模块

LMK5B33414 评估模块 (EVM) 是对 LMK5B33414 网络时钟发生器和同步器进行器件评估、合规性测试和系统原型设计的平台。

LMK5B33414 集成了三个模拟锁相环 (APLL) 和三个具有可编程环路带宽的数字 PLL (DPLL)。该 EVM 包含用于时钟输入、振荡器输入和时钟输出的超小型版本 A (SMA) 连接器,可将器件连接到 50Ω 测试设备。通过板载温度补偿晶体振荡器 (TCXO),可在自由运行、锁定或保持模式下评估 LMK5B33414。

通过板载 USB 微控制器 (MCU) 接口,可在 PC 上使用 TI 时钟和合成器 (TICS) 专业版软件 (...)

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
评估板

TMAG5110-5111EVM — TMAG511x 高灵敏度 2D 双通道霍尔效应锁存器评估模块

TMAG5110-5111EVM 是一款具有两个霍尔锁存器的旋转编码板,这两个锁存器具有用于实现正交 (TMAG5110) 以及速度和方向输出 (TMAG5111) 的单独电路。它有两个不同的磁体以及两种磁体放置选项,可实现不受磁极间距和磁体位置影响的双锁存器功能。

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
仿真模型

SN74LVC1G86 Behavioral SPICE Model

SCEM627.ZIP (7 KB) - PSpice 模型
支持的产品和硬件
仿真模型

SN74LVC1G86 IBIS Model (Rev. A)

SCEM186 (243 KB) - IBIS 模型
支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
DSBGA (YZP) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian

订购和质量

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频