产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • 静电放电 (ESD) 保护性能超过 JESD 22 规范的要求
    • 2000V 人体放电模型 (A114-A)
    • 1000V 组件充电模式 (C101)
  • 适用于 –40°C 至 +125°C
  • 支持 5V VCC 运行
  • 输入为高达 5.5V 过压容差
  • 支持下行转换到 VCC
  • 3.3V 和 15pF 负载条件下 tpd 最大值为 4ns
  • 低功耗,85°C 条件下 ICC 最大值为 10µA
  • 电压为 3.3V 时,输出驱动为 ±24mA
  • Ioff 支持部分断电模式和后驱动保护
  • 采用德州仪器 (TI) 的
    NanoFree™封装
  • 锁断性能超过 100mA,符合 JESD 78 II 类规范的要求
  • 静电放电 (ESD) 保护性能超过 JESD 22 规范的要求
    • 2000V 人体放电模型 (A114-A)
    • 1000V 组件充电模式 (C101)
  • 适用于 –40°C 至 +125°C
  • 支持 5V VCC 运行
  • 输入为高达 5.5V 过压容差
  • 支持下行转换到 VCC
  • 3.3V 和 15pF 负载条件下 tpd 最大值为 4ns
  • 低功耗,85°C 条件下 ICC 最大值为 10µA
  • 电压为 3.3V 时,输出驱动为 ±24mA
  • Ioff 支持部分断电模式和后驱动保护
  • 采用德州仪器 (TI) 的
    NanoFree™封装
  • 锁断性能超过 100mA,符合 JESD 78 II 类规范的要求

SN74LVC1G86 器件以正逻辑执行布尔函数 Y = AB + AB。该单路 2 输入异或门适用于 1.65V 至 5.5V VCC 运行环境。

如果一个输入为低电平,另一个输入则可在输出时重新生成真实形态。如果一个输入为高电平,另一个输入的信号则可在输出时重新生成反向信号。该器件功耗低,3.3V 和 15pF 电容性负载条件下 tpd 最大值为 4ns。最大输出驱动为 ±32mA/4.5V 和 ±24mA/3.3V。

该器件完全 适用于 使用 Ioff 的局部掉电应用。Ioff 电路可禁用输出,以防在器件断电时电流回流对器件造成损坏。

SN74LVC1G86 器件以正逻辑执行布尔函数 Y = AB + AB。该单路 2 输入异或门适用于 1.65V 至 5.5V VCC 运行环境。

如果一个输入为低电平,另一个输入则可在输出时重新生成真实形态。如果一个输入为高电平,另一个输入的信号则可在输出时重新生成反向信号。该器件功耗低,3.3V 和 15pF 电容性负载条件下 tpd 最大值为 4ns。最大输出驱动为 ±32mA/4.5V 和 ±24mA/3.3V。

该器件完全 适用于 使用 Ioff 的局部掉电应用。Ioff 电路可禁用输出,以防在器件断电时电流回流对器件造成损坏。

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚
SN74AUC1G86 正在供货 单路 2 输入、0.8V 至 2.7V 高速 XOR(异或)门 Smaller voltage range (0.8V to 2.7V), shorter average propagation delay (1.7ns)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 29
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC1G86 单路 2 输入异或门 数据表 (Rev. Q) PDF | HTML 英语版 (Rev.Q) PDF | HTML 2017年 7月 14日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
评估板

LMK5B33216EVM — 适用于 LMK5B33216 具有 BAW VCO 的 16 路输出、3 个 DPLL 和 APLL 网络同步器的评估模块

LMK5B33216 评估模块 (EVM) 平台用于开发 LMK5B33216 网络时钟发生器和同步器。该 EVM 可用于器件评估、合规性测试和系统原型设计。

LMK5B33216EVM 集成了三个模拟锁相环 (APLL) 和三个具有可编程环路带宽的数字 PLL (DPLL)。该 EVM 包含针对时钟输入、振荡器输入和时钟输出的超小型 A 版 (SMA) 连接器,以便连接到 50Ω 测试设备。通过板载温度补偿晶体振荡器 (TCXO),可在自由运行、锁定或保持模式下评估 LMK5B33216。

通过板载 USB 微控制器 (MCU) 接口,可在 PC 上使用 TI 时钟和合成器 (TICS) (...)

用户指南: PDF | HTML
英语版 (Rev.A): PDF | HTML
TI.com 上无现货
评估板

LMK5B33414EVM — 适用于 LMK5B33414 具有 BAW VCO 的 14 路输出、3 个 DPLL 和 APLL 的网络同步器的评估模块

LMK5B33414 评估模块 (EVM) 是对 LMK5B33414 网络时钟发生器和同步器进行器件评估、合规性测试和系统原型设计的平台。

LMK5B33414 集成了三个模拟锁相环 (APLL) 和三个具有可编程环路带宽的数字 PLL (DPLL)。该 EVM 包含用于时钟输入、振荡器输入和时钟输出的超小型版本 A (SMA) 连接器,可将器件连接到 50Ω 测试设备。通过板载温度补偿晶体振荡器 (TCXO),可在自由运行、锁定或保持模式下评估 LMK5B33414。

通过板载 USB 微控制器 (MCU) 接口,可在 PC 上使用 TI 时钟和合成器 (TICS) 专业版软件 (...)

用户指南: PDF | HTML
TI.com 上无现货
评估板

TMAG5110-5111EVM — TMAG511x 高灵敏度 2D 双通道霍尔效应锁存器评估模块

TMAG5110-5111EVM 是一款具有两个霍尔锁存器的旋转编码板,这两个锁存器具有用于实现正交 (TMAG5110) 以及速度和方向输出 (TMAG5111) 的单独电路。它有两个不同的磁体以及两种磁体放置选项,可实现不受磁极间距和磁体位置影响的双锁存器功能。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
仿真模型

SN74LVC1G86 Behavioral SPICE Model

SCEM627.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC1G86 IBIS Model (Rev. A)

SCEM186A.ZIP (45 KB) - IBIS Model
封装 引脚 下载
DSBGA (YZP) 5 查看选项
SOT-23 (DBV) 5 查看选项
SOT-5X3 (DRL) 5 查看选项
SOT-SC70 (DCK) 5 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频