SN74AUP1T50
- 单电源电压转换器
- 输出电平高达电源 VCCCMOS 电平
- 1.8V 至 3.3V（VCC=3.3V 时）
- 2.5V 至 3.3V（VCC=3.3V 时）
- 1.8V 至 2.5V（VCC=2.5V 时）
- 3.3V 至 2.5V（VCC=2.5V 时）
- 施密特触发器输入抑制输入噪声并提供更佳的输出信号完整性
- I关闭支持部分断电 (VCC=0)
- 极低静态功耗：
0.1µA - 极低动态功耗：
0.9µA - 锁断性能超过 100mA（符合 JESD 78，II 类规范的要求）
- 提供无铅封装：SC-70 (DCK)
2mm x 2.1mm x 0.65mm（高度 1.1mm） - 更多栅极选项请见www.ti.com/littlelogic
- 静电放电 (ESD) 性能测试符合 JESD 22 标准
- 2000V 人体模型
（A114-B，II 类） - 1000V 充电器件模型 (C101)
- 2000V 人体模型
SN74AUP1T50 执行布尔函数 Y=A，此函数指定用于逻辑电平转换应用，此类应用的输出以电源 VCC为基准。
AUP 技术是行业最低功耗逻辑技术，此技术设计用于扩展运行中的电池寿命。 所有接受 1.8V LVCMOS 信号的输入电平，同时由一个单 3.3V 或 2.5V VCC电源供电运行。 该产品还可以保持出色的信号完整性（请见和）。
2.3V 至 3.6V 的宽 VCC范围有可能实现开关输出电平连接至外部控制器或处理器。
施密特触发器输入（正负输入转换之间的 ΔVT=210mV）改进了开关转换期间的抗扰度，这对于模拟混合模式设计十分有用。 施密特触发器输入抑制输入噪声、确保输出信号的完整性并可实现慢输入信号转换。
I关闭特性可实现省电条件 (VCC=0V) ，这在便携式和移动应用中十分重要。 当 VCC=0V 时，介于 0V 至 3.6V 范围内的信号可被施加到器件的输入和输出上。 在这些条件下，不会对器件造成损坏。
SN74AUP1T50 被设计成具有优化的 4mA 电流驱动能力以减少由高驱动输出导致的线路反射、过冲和下冲。
技术文档
未找到结果。请清除搜索并重试。
查看全部 5
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 低功耗，1.8/2.5/3.3V 输入，3.3V CMOS 输出，单路施密特触发器反向器栅极 数据表 (Rev. A) | 英语版 (Rev.A) | 2013-6-19 | ||
| 应用手册 | 原理图检查清单 - 使用自动双向转换器进行设计的指南 | PDF | HTML | 英语版 | PDF | HTML | 2024-12-3 | |
| 应用手册 | 原理图检查清单 - 使用固定或方向控制转换器进行设计的指南 | PDF | HTML | 英语版 | PDF | HTML | 2024-10-3 | |
| 应用手册 | Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) | PDF | HTML | 2024-7-3 | |||
| 选择指南 | Voltage Translation Buying Guide (Rev. A) | 2021-4-15 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块
灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南:
PDF
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| SOT-SC70 (DCK) | 5 | Ultra Librarian |