封装信息
| 封装 | 引脚 NFBGA (ZXH) | 80 |
| 工作温度范围 (°C) -40 to 85 |
| 包装数量 | 包装 2,500 | LARGE T&R |
SN65LVDS302 的特性
- 串行接口技术
- 与 FlatLink™3G 兼容，例如 SN65LVDS301
- 支持在 1、2 或 3 条 SubLVDS 差分线路上接收高达 24 位 RGB 数据和 3 个控制位的视频接口
- SubLVDS 差分电压电平
- 数据吞吐量高达 1.755Gbps
- 三种节能工作模式
- 有源模式 QVGA：17mW
- 典型关断：0.7µW
- 典型待机模式：27µW（典型值）
- 通过总线交换功能提高 PCB 布局灵活性
- ESD 等级 > 4kV (HBM)
- 像素时钟范围为 4MHz 至 65MHz
- 所有 CMOS 输入的失效防护
- 采用 5mm × 5mm nFBGA 封装，0.5mm 焊球间距
- 极低的电磁干扰 (EMI)，符合 SAE J1752/3 ’Kh’ 技术规范
SN65LVDS302 的说明
SN65LVDS302 接收器将与 FlatLink™3G 兼容的串行输入数据解串为 27 个并行数据输出。SN65LVDS302 接收器包含一个移位寄存器，在检查奇偶校验位之后，此寄存器从 1、2 或 3 个串行输入载入 30 位，并且将 24 个像素位和 3 个控制位锁存至并行 CMOS 输出。如果奇偶校验确认奇偶校验正确，通道奇偶校验错误 (CPE) 输出保持低电平。如果检测到奇偶校验错误，CPE 输出生成一个高脉冲，而数据输出总线忽略刚刚接收到的像素。或者，最后一个数据字在下一个时钟周期内被保持在输出总线上。