封装信息
| 封装 | 引脚 NFBGA (ZXH) | 80 |
| 工作温度范围 (°C) -40 to 85 |
| 包装数量 | 包装 2,500 | LARGE T&R |
SN65LVDS301 的特性
- FlatLink™3G 串行接口技术
- 与 FlatLink3G 接收器（例如 SN65LVDS302）兼容
- 输入支持 24 位 RGB 视频模式接口
- 24 位 RGB 数据，3 个控制位，1 个奇偶校验位和 2 个保留位，通过 1 条、2 条或 3 条差分线路传输
- SubLVDS 差分电压电平
- 有效数据吞吐量高达 1755Mbps
- 三种节能工作模式
- 有源模式 QVGA 17.4mW（典型值）
- 有源模式 VGA 28.8mW（典型值）
- 关断模式 0.5µA（典型值）
- 待机模式 0.5µA（典型值）
- 通过总线交换提高 PCB 布局灵活性
- 1.8V 电源电压
- ESD 等级 > 2kV (HBM)
- 4MHz - 65MHz 的像素时钟范围
- 所有 CMOS 输入的失效防护
- 封装：80 引脚，5mm × 5mm nFBGA
- 极低 EMI 符合 SAE J1752/3 ’M’ 技术规范
SN65LVDS301 的说明
SN65LVDS301 串行器器件将 27 个并行数据输入转换为 1、2 或 3 个次低压差分信号 (SubLVDS) 串行输出。它从并行 CMOS 输入接口加载具有 24 个像素位和 3 个控制位的移位寄存器。除了 27 个数据位，该器件还在 30 位数据字中添加了一个奇偶校验位和两个保留位。每个字通过像素时钟 (PCLK) 锁存到器件中。奇偶校验位（奇校验）使接收器能够检测 single-bit 错误。串行移位寄存器的上传速率为像素时钟数据速率的 30、15 或 10 倍，具体取决于所使用的串行链路数。像素时钟的一个副本会通过单独的差分输出进行输出。
FPC 布线通常将 SN65LVDS301 与显示屏互连。与并行信号相比，LVDS301 输出显著降低了 20dB 以上互连的 EMI。器件本身的电磁辐射非常低，符合 SAE J1752/3 ’M’ 技术规范。（请见）
SN65LVDS301 的工作温度范围是 –40°C 至 85°C。所有 CMOS 输入都提供失效防护功能，以保护它们在加电期间免受损坏，并避免电流在加电期间流入器件输入端。当 V DD 介于 0V 至 1.65V 之间时，可向所有 CMOS 输入施加高达 2.165V 的输入电压。