DS92LV3222TVSX/NOPB 20-50MHz 32 位频道链接 II 解串器 | PAG | 64 | -40 to 85 package image

DS92LV3222TVSX/NOPB 最晚可采购期限

20-50MHz 32 位频道链接 II 解串器

定价

数量 价格
+

其他包装数量 | 包装选项 这些产品完全相同,仅包装类型不同

DS92LV3222TVS/NOPB 最晚可采购期限
包装数量 | 包装 160 | JEDEC TRAY (10+1)
库存
数量 | 价格 1ku | +

质量信息

等级 Catalog
RoHS
REACH
引脚镀层/焊球材料 SN
MSL 等级/回流焊峰值温度 Level-3-260C-168 HR
质量、可靠性
和封装信息

包含信息:

  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
查看或下载
更多制造信息

包含信息:

  • 制造厂地点
  • 封装厂地点
查看

出口管制分类

*仅供参考

  • 美国 ECCN:EAR99

更多 DS92LV3222 信息

封装信息

封装 | 引脚 TQFP (PAG) | 64
工作温度范围 (°C) -40 to 85
包装数量 | 包装 1,000 | LARGE T&R

DS92LV3222 的特性

  • Wide Operating Range Embedded Clock SER/DES
    • Up to 32-bit Parallel LVCMOS Data
    • 20 to 50 MHz Parallel Clock
    • Up to 1.6 Gbps Application Data Paylod
  • Simplified Clocking Architecture
    • No Separate Serial Clock Line
    • No Reference Clock Required
    • Receiver Locks to Random Data
  • On-chip Signal Conditioning for Robust Serial Connectivity
    • Transmit Pre-Emphasis
    • Data Randomization
    • DC-Balance Encoding
    • Receive Channel Deskew
    • Supports up to 10m CAT-5 at 1.6Gbps
  • Integrated LVDS Terminations
  • Built-in AT-SPEED BIST for End-To-End System Testing
  • AC-Coupled Interconnect for Isolation and Fault Protection
  • > 4KV HBM ESD Protection
  • Space-Saving 64-pin TQFP Package
  • Full Industrial Temperature Range: -40° to +85°C

All trademarks are the property of their respective owners.

DS92LV3222 的说明

The DS92LV3221 (SER) serializes a 32-bit data bus into 2 embedded clock LVDS serial channels for a data payload rate up to 1.6 Gbps over cables such as CATx, or backplanes FR-4 traces. The companion DS92LV3222 (DES) deserializes the 2 LVDS serial data channels, de-skews channel-to-channel delay variations and converts the LVDS data stream back into a 32-bit LVCMOS parallel data bus.

On-chip data Randomization/Scrambling and DC balance encoding and selectable serializer Pre-emphasis ensure a robust, low-EMI transmission over longer, lossy cables and backplanes. The Deserializer automatically locks to incoming data without an external reference clock or special sync patterns, providing an easy “plug-and-lock” operation.

By embedding the clock in the data payload and including signal conditioning functions, the Channel-Link II SerDes devices reduce trace count, eliminate skew issues, simplify design effort and lower cable/connector cost for a wide variety of video, control and imaging applications. A built-in AT-SPEED BIST feature validates link integrity and may be used for system diagnostics.

定价

数量 价格
+

其他包装数量 | 包装选项 这些产品完全相同,仅包装类型不同

DS92LV3222TVS/NOPB 最晚可采购期限
包装数量 | 包装 160 | JEDEC TRAY (10+1)
库存
数量 | 价格 1ku | +

包装类型

您可以根据器件数量选择不同的包装方式,包括完整卷带、定制卷带、剪切带、管装或托盘。

定制卷带是从整盘卷带上剪下来的具有连续长度的剪切带,是一种可以对特定数量提供产品批次及生产日期跟踪的包装方式。根据行业标准,使用黄铜垫片在剪切带两端各连接一个 18 英寸的引带和尾带,以直接送入自动组装机。涉及定制卷带的 TI 订单将包含卷带费用。

剪切带是从整盘卷带上剪下来的特定长度的编带。根据所申请器件数量的不同,TI 可能会使用多条剪切带或多个盒子进行包装。

TI 通常会根据库存情况选择将管装托盘器件以盒装或者管装或托盘形式发货。所有器件均会按照 TI 内部规定的静电放电和湿敏等级保护要求进行包装。

了解更多信息

可提供批次和生产日期代码选项

您可在购物车中添加器件数量以开始结算流程,并查看现有库存中可选择批次或生产日期代码的选项。

了解更多信息