CDCVF2310-EP

正在供货

产品详情

Number of outputs 10 Additive RMS jitter (typ) (fs) 45 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 100 Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Output type LVTTL Input type LVTTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 45 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 100 Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Output type LVTTL Input type LVTTL
TSSOP (PW) 24 49.92 mm² (7.8 mm × 6.4 mm)
  • 高性能 1:10 时钟驱动器
  • 在 VDD为 3.3V 时,运行频率高达 200MHz
  • 在 VDD为 3.3V 时,引脚到引脚偏斜小于 100ps
  • VDD范围:2.3V 至 3.6V
  • 输出使能毛刺脉冲抑制
  • 将一个时钟输入分频至五个输出的两个组
  • 25Ω 片载串联阻尼电阻器
  • 采用 24 引脚薄型小尺寸封装 (TSSOP)
  • 高性能 1:10 时钟驱动器
  • 在 VDD为 3.3V 时,运行频率高达 200MHz
  • 在 VDD为 3.3V 时,引脚到引脚偏斜小于 100ps
  • VDD范围:2.3V 至 3.6V
  • 输出使能毛刺脉冲抑制
  • 将一个时钟输入分频至五个输出的两个组
  • 25Ω 片载串联阻尼电阻器
  • 采用 24 引脚薄型小尺寸封装 (TSSOP)

CDCVF2310 是一款运行频率高达 200MHz 的高性能、低偏斜时钟缓冲器。 五个输出的两个组中的每一个组提供 CLK 的低偏斜副本。 加电后,无论控制引脚的状态如何,输出的缺省状态为低电平。 对于正常运行,当控制引脚(分别为 1G 或 2G)被保持在低电平并且在 CLK 输入上检测到一个负时钟边沿时,组 1Y[0:4] 或 2Y[0:4] 的输出可被置于低电平状态。 当控制引脚(1G 和 2G)被保持在高电平并且在 CLK 输入上检测到一个负时钟边沿时,组 1Y[0:4] 或 2Y[0:4] 的输出可被切换至缓冲器模式。 此器件运行在一个
2.5V 和 3.3V 环境中。 内置的输出使能毛刺脉冲抑制可确保一个已同步的输出使能序列以分配完全周期时钟信号。

CDCVF2310 运行温度范围为 -55°C 至 125°C。

CDCVF2310 是一款运行频率高达 200MHz 的高性能、低偏斜时钟缓冲器。 五个输出的两个组中的每一个组提供 CLK 的低偏斜副本。 加电后,无论控制引脚的状态如何,输出的缺省状态为低电平。 对于正常运行,当控制引脚(分别为 1G 或 2G)被保持在低电平并且在 CLK 输入上检测到一个负时钟边沿时,组 1Y[0:4] 或 2Y[0:4] 的输出可被置于低电平状态。 当控制引脚(1G 和 2G)被保持在高电平并且在 CLK 输入上检测到一个负时钟边沿时,组 1Y[0:4] 或 2Y[0:4] 的输出可被切换至缓冲器模式。 此器件运行在一个
2.5V 和 3.3V 环境中。 内置的输出使能毛刺脉冲抑制可确保一个已同步的输出使能序列以分配完全周期时钟信号。

CDCVF2310 运行温度范围为 -55°C 至 125°C。

下载 观看带字幕的视频 视频

技术文档

未找到结果。请清除搜索并重试。
查看全部 4
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 2.5V 至3.3V 高性能时钟缓冲器 数据表 英语版 2013-1-21
* 辐射与可靠性报告 CDCVF2310MPWEP Relability Report 2016-2-9
* 辐射与可靠性报告 CDCVF2310MPWREP Reliability Report 2016-2-9
* VID CDCVF2310-EP VID V6213603 2016-6-21

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。

支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
TSSOP (PW) 24 Ultra Librarian

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频