返回页首

产品详细信息

参数

Function Clock generator Number of outputs 2 Output frequency (Max) (MHz) 1296 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Output type LVDS Operating temperature range (C) -40 to 85 Features 3.3-V VCC/VDD, Pin programmable Rating Catalog open-in-new 查找其它 时钟发生器

封装|引脚|尺寸

VQFN (RHB) 32 25 mm² 5 x 5 open-in-new 查找其它 时钟发生器

特性

  • 包括锁相环路 (PLL)、压控振荡器 (VCO)、和回路过滤器的集成型低噪声时钟生成器
  • 2 个低噪声 100MHz 时钟(低电压正射极耦合逻辑 (LVPECL),低压差分信号 (LVDS),或者低压 CMOS (LVCOMS) 对)
    • 支持高速电流控制逻辑 (HCSL) 信号传输电平
      (交流耦合)
    • 典型周期抖动:峰值到峰值 (pk-pk) 21ps
    • 典型随机抖动:510ps RMS
    • 由引脚设定的输出类型
  • 附加单端 25MHz 输出
  • 集成晶振输入接受
    25MHz 晶振
  • 输出使能引脚,可关断器件和输出
  • 32 引脚 5mm × 5mm 超薄型四方扁平无引线 (VQFN) 封装
  • 静电放电 (ESD) 保护超过 2000V 人体模型 (HBM) 和 500V 带电器件模型 (CDM)
  • 工业温度范围(-40°C 至 85°C)
  • 3.3V 电源

应用范围

  • PCI Express
    1 代、2 代和 3 代的基准时钟生成
  • 通用计时

All trademarks are the property of their respective owners.

open-in-new 查找其它 时钟发生器

描述

CDCM9102 是一款为诸如 PCI Express的通信标准提供基准时钟而设计的低抖动时钟生成器. 该器件最高支持 PCIE 3 代,易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL,LVDS,或者一对 LVCMOS 缓冲器。HCSL 信号传输由交流耦合网络提供支持。用户配置捆绑器件引脚所需的输出缓冲器类型。此外,提供一个单端 25 MHz 时钟输出端口。这一端口的使用包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟生成器提供一个基准时钟。所有生成的时钟来自一个单一外部 25MHz 晶体。

open-in-new 查找其它 时钟发生器
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 6
类型 标题 下载最新的英文版本 发布
* 数据表 CDCM9102 低噪声双通道 100MHz 时钟发生器 数据表 (Rev. A) 下载英文版本 (Rev.A) 2016年 6月 23日
技术文章 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
技术文章 Clocking sampled systems to minimize jitter 2014年 7月 31日
技术文章 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
用户指南 适用于 Xilinx FPGA 的模拟器件 解决方案指南 2012年 4月 24日
用户指南 CDCM9102EVM Evaluation Module 2012年 2月 27日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
CDCM9102 评估模块
CDCM9102EVM
document-generic 用户指南
199
说明

CDCM9102EVM 是 CDCM9102 的评估模块,它是一种低振动时钟发生器,旨在为通信标准(如 PCI Express)提供基准时钟。此器件易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL、LVDS,或者一对 LVCMOS 缓冲器。使用一个 ac 耦合网络来支持 HCSL 信令。用户配置捆绑器件引脚所需的输出缓冲器类型。此外,还提供一个单端 25 MHz 时钟输出端口。此端口的用途包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟发生器提供一个基准时钟。所有生成的时钟均来自一个单一外部 25MHz 晶体。该整装评估板经过出厂测试,能对所有器件功能进行完整验证。

特性
  • 使用方便的评估模块生成具有低抖动和相位噪声的时钟信号
  • 简单的器件设置
  • 可通过跳线对控制引脚进行配置
  • 需要 3.3V 电源
  • 单端或晶体输入时钟基准
  • 可终止 LVPECL、LVDS 和 LVCMOS 输出时钟
评估板 下载
1146.54
说明
J6Entry、RSP 和 TDA2E-17 CPU 板 EVM 是一种评估平台,用于加快信息娱乐系统、可重新配置的数字群集或集成数字化驾驶舱以及 ADAS 应用的开发速度,并缩短其上市时间。CPU 板集成了并行摄像头接口、CAN、千兆位以太网、FPD-Link、USB3.0 和 HDMI 等主要外设。
特性
  • 2GB DDR3L
  • LP8733/LP8732 电源解决方案
  • 板载 eMMC、NAND、NOR
  • USB3、USB2、PCIe、以太网、COM8Q、CAN、MLB、MicroSD 和 HDMI 连接器
评估板 下载
2324.44
说明

J6Entry/RSP EVM 是一种评估平台,用于加快信息娱乐系统、可重新配置的数字群集或集成数字化驾驶舱等应用的开发速度,并缩短其上市时间。

主 CPU 板集成了以太网或 HDMI 等主要外设,而信息娱乐应用子板 (JAMR3) 和 LCD/TS 子板将补充 CPU 板,从而提供完整的系统以快速开始评估和应用开发。

特性
  • 具有电容式触控功能的 10.1" 显示
  • JAMR3 无线电调谐器应用板
  • 2GB DDR3L
  • LP8733/LP8732 电源解决方案
  • 板载 eMMC、NAND、NOR
  • USB3、USB2、PCIe、以太网、COM8Q、CAN、MLB、MicroSD 和 HDMI 连接器

设计工具和仿真

仿真模型 下载
SCAM055.ZIP (64 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

参考设计

参考设计 下载
工业通信网关 PROFINET IRT 转 PROFIBUS 主设备参考设计
TIDEP-0075 — PROFINET 可实现高速度、确定性通信和企业连接,因此正在成为自动化领域领先的工业以太网协议。但是,PROFIBUS (...)
document-generic 原理图 document-generic 用户指南
参考设计 下载
适用于 AM572x 的 OPC UA 数据访问服务器参考设计
TIDEP0078 — OPC UA 是一种工业机器对机器协议,用于在根据工业 4.0 标准连接的所有机器之间实现互操作和通信。TIDEP0078 TI 设计演示了如何使用 MatrikonOPC™ OPC UA 服务器开发套件 (SDK) 利用在项目或设计中嵌入运行的 OPC UA 数据访问 (DA (...)
document-generic 原理图 document-generic 用户指南
参考设计 下载
基于 AM572x 处理器并采用 DLP® 结构光的 3D 机器视觉参考设计
TIDEP0076 — TIDEP0076 3D 机器视觉设计介绍了基于结构光原理的嵌入式 3D 扫描仪。将数码相机与 Sitara™ AM57xx 处理器片上系统 (SoC) 搭配使用,采集来自基于 DLP4500 的投影仪的反射光图形。可在 AM57xx 处理器 SoC (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.B)
参考设计 下载
关于 AM57x 使用 OpenCL 实现 DSP 加速的蒙特卡罗模拟参考设计
TIDEP0046 TI 基于 ARM® Cortex®-A15 的高性能 AM57x 处理器还集成了 C66x DSP。这些 DSP 旨在处理工业、汽车和金融应用中通常需要的高信号和数据处理任务。AM57x OpenCL 实施方案便于用户利用 DSP 加速来执行高度计算任务,同时使用标准编程模型和语言,从而无需深度了解 DSP 架构。TIDEP0046 TI 参考设计举例说明了如何使用 DSP 加速来利用标准 C/C++ 代码生成极长的普通随机数序列。
document-generic 原理图 document-generic 用户指南
参考设计 下载
采用 TI AM57x 处理器时的电源和散热设计注意事项参考设计
TIDEP0047 此 TI 参考设计 (TIDEP0047) 是基于 AM57x 处理器和配套 TPS659037 电源管理集成电路 (PMIC) 的参考平台。此 TI 参考设计特别强调在采用 AM57x 和 TPS659037 进行系统设计时的重要功率和热设计注意事项和技术。它包括各种参考资料和文档,涵盖电源管理设计、配电网络 (PDN) 设计注意事项、热设计注意事项、预计功耗和功耗摘要。  
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
VQFN (RHB) 32 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持