CDCM9102
- 包括锁相环路 (PLL)、压控振荡器 (VCO)、和回路过滤器的集成型低噪声时钟生成器
- 2 个低噪声 100MHz 时钟(低电压正射极耦合逻辑 (LVPECL),低压差分信号 (LVDS),或者低压 CMOS (LVCOMS) 对)
- 支持高速电流控制逻辑 (HCSL) 信号传输电平
(交流耦合) - 典型周期抖动:峰值到峰值 (pk-pk) 21ps
- 典型随机抖动:510ps RMS
- 由引脚设定的输出类型
- 支持高速电流控制逻辑 (HCSL) 信号传输电平
- 附加单端 25MHz 输出
- 集成晶振输入接受
25MHz 晶振 - 输出使能引脚,可关断器件和输出
- 32 引脚 5mm × 5mm 超薄型四方扁平无引线 (VQFN) 封装
- 静电放电 (ESD) 保护超过 2000V 人体模型 (HBM) 和 500V 带电器件模型 (CDM)
- 工业温度范围(-40°C 至 85°C)
- 3.3V 电源
应用范围
- PCI Express
1 代、2 代和 3 代的基准时钟生成 - 通用计时
All trademarks are the property of their respective owners.
CDCM9102 是一款为诸如 PCI Express的通信标准提供基准时钟而设计的低抖动时钟生成器. 该器件最高支持 PCIE 3 代,易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL,LVDS,或者一对 LVCMOS 缓冲器。HCSL 信号传输由交流耦合网络提供支持。用户配置捆绑器件引脚所需的输出缓冲器类型。此外,提供一个单端 25 MHz 时钟输出端口。这一端口的使用包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟生成器提供一个基准时钟。所有生成的时钟来自一个单一外部 25MHz 晶体。
技术文档
类型 | 项目标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | CDCM9102 低噪声双通道 100MHz 时钟发生器 数据表 (Rev. A) | PDF | HTML | 下载英文版本 (Rev.A) | PDF | HTML | 2016年 6月 23日 |
技术文章 | How to select an optimal clocking solution for your FPGA-based design | 2015年 12月 9日 | ||||
技术文章 | Clocking sampled systems to minimize jitter | 2014年 7月 31日 | ||||
技术文章 | Timing is Everything: How to optimize clock distribution in PCIe applications | 2014年 3月 28日 | ||||
设计指南 | 适用于 Xilinx FPGA 的模拟器件 解决方案指南 | 2012年 4月 24日 | ||||
EVM 用户指南 | CDCM9102EVM Evaluation Module | 2012年 2月 27日 |
设计和开发
如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。
CDCM9102EVM — CDCM9102 评估模块
CDCM9102EVM 是 CDCM9102 的评估模块,它是一种低振动时钟发生器,旨在为通信标准(如 PCI Express)提供基准时钟。此器件易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL、LVDS,或者一对 LVCMOS 缓冲器。使用一个 ac 耦合网络来支持 HCSL 信令。用户配置捆绑器件引脚所需的输出缓冲器类型。此外,还提供一个单端 25 MHz 时钟输出端口。此端口的用途包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟发生器提供一个基准时钟。所有生成的时钟均来自一个单一外部 25MHz (...)
EVMX777BG-01-00-00 — J6Entry、RSP 和 TDA2E-17 CPU 板评估模块
EVMX777G-01-20-00 — J6Entry/RSP 信息娱乐(CPU + 显示屏 + JAMR3)评估模块
J6Entry/RSP EVM 是一种评估平台,用于加快信息娱乐系统、可重新配置的数字群集或集成数字化驾驶舱等应用的开发速度,并缩短其上市时间。
主 CPU 板集成了以太网或 HDMI 等主要外设,而信息娱乐应用子板 (JAMR3) 和 LCD/TS 子板将补充 CPU 板,从而提供完整的系统以快速开始评估和应用开发。
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
TIDEP-0075 — 工业通信网关 PROFINET IRT 转 PROFIBUS 主设备参考设计
TIDEP0078 — 适用于 AM572x 的 OPC UA 数据访问服务器参考设计
封装 | 引脚数 | 下载 |
---|---|---|
VQFN (RHB) | 32 | 了解详情 |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。