主页 时钟和计时 时钟发生器
主页
时钟和计时
时钟发生器

CDCE62005

正在供货

具有集成双通道 VCO 的 5/10 路输出时钟发生器/抖动消除器

立即订购
数据表

CDCE62005

正在供货
数据表 立即订购

产品详情

Function Clock generator Number of outputs 5 Output frequency (max) (MHz) 1175 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Output type LVPECL Operating temperature range (°C) -40 to 85 Features Design tool available, Integrated EEPROM, Serial interface Rating Catalog
Function Clock generator Number of outputs 5 Output frequency (max) (MHz) 1175 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Output type LVPECL Operating temperature range (°C) -40 to 85 Features Design tool available, Integrated EEPROM, Serial interface Rating Catalog
VQFN (RGZ) 48 49 mm² 7 x 7
  • Superior Performance:
    • Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
      FC = 100 MHz
    • Low Noise Jitter Cleaner: 2.6 ps rms typical (10 kHz to 20 MHz Integration Bandwidth),
      FC = 100 MHz
  • Flexible Frequency Planning:
    • 5 Fully Configurable Outputs: LVPECL, LVDS, LVCMOS and Special High Swing Output Modes
    • Unique Dual-VCO Architecture Supports a Wide Tuning Range: 1.750 GHz to 2.356 GHz
    • Output Frequency Ranges from 4.25 MHz to 1.175 GHz in Synthesizer Mode
    • Output Frequency up to 1.5 GHz in Fan-Out Mode
    • Independent Coarse Skew Control on all Outputs
  • High Flexibility:
    • Integrated EEPROM Determines Device Configuration at Power-up
    • Smart Input Multiplexer Automatically Switches Between One of Three Reference Inputs
  • 7-mm × 7-mm 48-Pin VQFN Package (RGZ)
  • –40°C to +85°C Temperature Range
  • Superior Performance:
    • Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
      FC = 100 MHz
    • Low Noise Jitter Cleaner: 2.6 ps rms typical (10 kHz to 20 MHz Integration Bandwidth),
      FC = 100 MHz
  • Flexible Frequency Planning:
    • 5 Fully Configurable Outputs: LVPECL, LVDS, LVCMOS and Special High Swing Output Modes
    • Unique Dual-VCO Architecture Supports a Wide Tuning Range: 1.750 GHz to 2.356 GHz
    • Output Frequency Ranges from 4.25 MHz to 1.175 GHz in Synthesizer Mode
    • Output Frequency up to 1.5 GHz in Fan-Out Mode
    • Independent Coarse Skew Control on all Outputs
  • High Flexibility:
    • Integrated EEPROM Determines Device Configuration at Power-up
    • Smart Input Multiplexer Automatically Switches Between One of Three Reference Inputs
  • 7-mm × 7-mm 48-Pin VQFN Package (RGZ)
  • –40°C to +85°C Temperature Range

The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, the CDCE62005 achieves jitter performance well under 1 ps RMS (10 kHz to 20 MHz integration bandwidth).

The CDCE62005 incorporates a synthesizer block with partially integrated loop filter, a clock distribution block including programmable output formats, and an input block featuring an innovative smart multiplexer. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz) and skew relationship via a programmable delay block (note that frequency range depends on operational mode and output format selected). If all outputs are configured in single-ended mode (for example, LVCMOS), the CDCE62005 supports up to ten outputs. Each output can select one of four clock sources to condition and distribute including any of the three clock inputs or the output of the frequency synthesizer. The input block includes two universal differential inputs which support frequencies in the range of 40 kHz to 500 MHz and an auxiliary input that can be configured to connect to an external crystal via an on chip oscillator block.

The smart input multiplexer has two modes of operation, manual and automatic. In manual mode, the user selects the synthesizer reference via the SPI interface. In automatic mode, the input multiplexer will automatically select between the highest priority input clock available.

The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, the CDCE62005 achieves jitter performance well under 1 ps RMS (10 kHz to 20 MHz integration bandwidth).

The CDCE62005 incorporates a synthesizer block with partially integrated loop filter, a clock distribution block including programmable output formats, and an input block featuring an innovative smart multiplexer. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz) and skew relationship via a programmable delay block (note that frequency range depends on operational mode and output format selected). If all outputs are configured in single-ended mode (for example, LVCMOS), the CDCE62005 supports up to ten outputs. Each output can select one of four clock sources to condition and distribute including any of the three clock inputs or the output of the frequency synthesizer. The input block includes two universal differential inputs which support frequencies in the range of 40 kHz to 500 MHz and an auxiliary input that can be configured to connect to an external crystal via an on chip oscillator block.

The smart input multiplexer has two modes of operation, manual and automatic. In manual mode, the user selects the synthesizer reference via the SPI interface. In automatic mode, the input multiplexer will automatically select between the highest priority input clock available.
open-in-new 查找其他 时钟发生器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同但引脚有所不同
CDCM6208 正在供货 2:8 超低功耗、低抖动时钟发生器 CDCM6208 has higher performance compared to CDCE62005

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索，并重试。
查看全部 16
类型 项目标题 下载最新的英语版本 日期
* 数据表 CDCE62005 3:5 Clock Generator, Jitter Cleaner with Integrated Dual VCOs 数据表 (Rev. G) PDF | HTML 2016年 5月 23日
用户指南 TSW6011EVM Quick Start Guide (Rev. D) 2016年 8月 17日
技术文章 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
应用手册 Clocking Design Guidelines: Unused Pins 2015年 11月 19日
应用手册 Effects of Clock Spur on High Speed DAC Performance (Rev. A) 2015年 5月 18日
技术文章 Clocking sampled systems to minimize jitter 2014年 7月 31日
技术文章 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
应用手册 Effects of Clock Noise on High Speed DAC Performance 2012年 11月 8日
设计指南 适用于 Xilinx FPGA 的模拟器件 解决方案指南 2012年 4月 24日
应用手册 Phase Noise Performance and Loop Bandwidth Optimization of CDCE62005 2011年 8月 11日
应用手册 CDCE62005 锁相环电路设计与应用 2010年 2月 23日
应用手册 CDCE62005 Application Report 2008年 11月 21日
应用手册 LAN & WAN clock generation and muxing using the CDCE62005 2008年 11月 19日
用户指南 Low Phase Noise Clock Evaluation Module — up to 1.5 Ghz 2008年 11月 11日
应用手册 CDCE62005 Phase Noise and Jitter Cleaning Performance 2008年 9月 5日
应用手册 CDCE62005 as Clock Solution for High-Speed ADCs 2008年 9月 4日

设计和开发

如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。

评估板

CDCE62005EVM — CDCE62005EVM 评估模块

CDCE62005 是高性能时钟发生器和分配器，它具有低输出抖动、高度可配置性（通过 SPI 接口进行配置）和由片上 EEPROM 确定的可编程启动模式。专为时脉数据转换器和高速数字信号而设计，CDCE62005 实现了远低于 1ps RMS(1) 的抖动性能。它合并了合成器块（具有部分集成环路滤波器）、时钟分配块（包含可编程输出格式）和输入块（具有创新的智能多路复用器）。时钟分配块包含 5 个独立的可编程输出，它们可以配置成提供不同的输出格式组合（LVPECL、LVDS、LVCMOS）。也可以通过可编程延迟块将每个输出编程为独特的输出频率（从 800kHz 到 1.5GHz (...)
用户指南: PDF
TI.com 上无现货
评估板

DAC3152EVM — DAC3152 双通道 10 位 500MSPS 数模转换器评估模块

DAC3152EVM 是能让设计者评估德州仪器 (TI) DAC3152 双通道 10 位 500MSPS 数模转换器 (DAC) 的电路板，它具有 10 字节宽 DDR LVDS 数据输入、极低的功耗、尺寸和延迟。EVM 提供了可在不一定配备直接 RF TRF370333 350 MHz 至 4.0 GHz 正交调制器的情况下测试 DAC3152 的灵活环境，该调制器可将来自 DAC 的 I/Q 输出向上变频为射频。

该 EVM 能与 TSW3100 图形发生器卡配合使用以执行各种测试。TSW3100 生成了测试模式，该模式将通过 LVDS 接口被馈送至 DAC3152。DAC3152EVM (...)

用户指南: PDF
TI.com 上无现货
评估板

DAC3162EVM — DAC3162 双通道 12 位 500MSPS 数模转换器评估模块

DAC3162EVM 是能让设计者评估德州仪器 (TI) DAC3162 双通道 12 位 500MSPS 数模转换器 (DAC) 性能的电路板，它具有 12 字节宽 DDR LVDS 数据输入、极低的功耗、尺寸和延迟。EVM 提供了可在不一定配备直接 RF TRF370333 350MHz 至 4.0GHz 正交调制器的情况下测试 DAC3162 的灵活环境，该调制器可将来自 DAC 的 I/Q 输出向上变频为射频。

该 EVM 能与 TSW3100 图形发生器卡配合使用以执行各种测试。TSW3100 生成了测试模式，该模式将通过 LVDS 接口被馈送至 DAC3162。DAC3162EVM (...)

用户指南: PDF
TI.com 上无现货
评估板

DAC3283EVM — DAC3283 双通道、16 位、800MSPS、1x-4x 插值数模转换器评估模块

DAC3283EVM 是能让设计者评估德州仪器 (TI) DAC3283 双通道 16 位 800MSPS 数模转换器 (DAC) 的电路板，它具有 8 字节宽 DDR LVDS 数据输入、集成 2x/4x 内插滤波器，并且在高 IF 时具有出色的线性度。EVM 提供了可在各种时钟、输入条件下测试 DAC3283 的灵活环境。作为易于使用的完整射频发射解决方案，DAC3283EVM 包含用于为 DAC3283 计时的 CDCE62005 时钟发生器/抖动消除器以及 TRF3704 50MHz 至 6GHz 正交调制器，该调制器可将来自 DAC 的 I/Q 输出向上变频为射频实信号。

该 (...)

用户指南: PDF
TI.com 上无现货
评估板

DAC3482EVM — DAC3482 双通道、16 位、1.25GSPS 数模转换器评估模块

DAC3482EVM 是能让设计者评估德州仪器 (TI) DAC3482 双通道超低功耗 16 位 1.25 GSPS 数模转换器 (DAC) 性能的电路板，它具有 16 位或 8 位宽 DDR LVDS 数据输入、集成 2x/4x/8x/16x 内插滤波器、32 位 NCO 和 PLL，并且在高 IF 时具有出色的线性度。EVM 提供了可在各种时钟和数据输入以及 IF 输出条件下测试 DAC3482 的灵活环境。为向完整的 IF 发射机解决方案一样便于使用，DAC34842VM 包括用于为 DAC3482 计时的 德州仪器 CDCE62005 时钟发生器/抖动消除器。除了向 DAC3482 (...)

用户指南: PDF
TI.com 上无现货
评估板

DAC3484EVM — DAC3484 评估模块

DAC3484EVM 是能让设计者评估德州仪器 (TI) DAC3484 四通道超低功耗 16 位 1.25GSPS 数模转换器 (DAC) 性能的电路板，它具有 8 位宽 DDR LVDS 数据输入、集成 2x/4x/8x/16x 内插滤波器、32 位 NCO 和 PLL，并且在高 IF 时具有出色的线性度。EVM 提供了可在各种时钟、数据输入和 IF 或 RF 输出条件下测试 DAC3484 的灵活环境。作为易于使用的完整射频发射解决方案，DAC3484EVM 包含用于为 DAC3484 计时的 CDCE62005 时钟发生器/抖动消除器以及 TRF370315 400MHz 至 (...)

用户指南: PDF
TI.com 上无现货
评估板

DAC34H84EVM — DAC34H84 评估模块

DAC34H84EVM 是能让设计者评估德州仪器 (TI) DAC34H84 四通道超低功耗 16 位 1.25 GSPS 数模转换器 (DAC) 性能的电路板，它具有 32 位宽 DDR LVDS 数据输入、集成 2x/4x/8x/16x 内插滤波器、32 位 NCO 和 PLL，并且在高 IF 时具有出色的线性度。该 EVM 提供了可在各种时钟、数据输入和 IF 输出条件下测试 DAC34H84 的灵活环境。为向完整的 IF 发射机解决方案一样便于使用，DAC34H84EVM 包括用于为 DAC34H84 计时的 德州仪器 CDCE62005 时钟发生器/抖动消除器。除了向 (...)

用户指南: PDF
TI.com 上无现货
评估板

DAC34SH84EVM — DAC34SH84 评估模块

The DAC34SH84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.5 GSPS DAC34SH84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)

用户指南: PDF
TI.com 上无现货
评估模块 (EVM) 用 GUI

SLAC557 — TSW6011EVM GUI Installer

支持的产品和硬件

支持的产品和硬件

产品
时钟发生器
CDCE62005 — 具有集成双通道 VCO 的 5/10 路输出时钟发生器/抖动消除器
IQ 解调器
TRF371125 — 0.7 - 4.0GHz 宽带集成直接降压转换接收器
下载
支持软件

SCAC105 — CDCE62005 EVM Control Software Installer

支持的产品和硬件

支持的产品和硬件

产品
时钟发生器
CDCE62005 — 具有集成双通道 VCO 的 5/10 路输出时钟发生器/抖动消除器
硬件开发
评估板
CDCE62005EVM — CDCE62005EVM 评估模块
下载选项
仿真模型

CDCE62005 IBIS Model (Rev. A)

SCAM051A.ZIP (80 KB) - IBIS Model
下载
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
参考设计

TIDEP0036 — 采用 TMS320C6657 实现的高效 OPUS 编解码器解决方案参考设计

TIDEP0036 参考设计演示了如何在 TMS320C6657 器件上轻松运行经 TI 优化的 Opus 编码器/解码器。由于 Opus 支持各类比特率、帧大小和采样率且均延迟极低，因而适用于语音通信、联网音频甚至高性能音频处理应用。较之 ARM 等通用处理器，此设计还通过在 DSP 上实现 Opus 编解码器来提升性能。根据通用处理器上所运行代码的优化级别，通过在 C66x TI DSP 核心上实现 Opus 编解码器即可提供 3 倍于 ARM CORTEX A-15 方案的性能。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00078 — 具有 I/Q 校正的直接降压转换系统

TSW6011EVM 的现场可编程门阵列 (FPGA) 中实施的 I/Q 校正块可帮助用户在无线系统中采用直接降压转换接收器架构。I/Q 校正块包含一个单头盲算法，该算法可以校正零中频接收器系统中与频率无关的 I/Q 不平衡。除了 I/Q 校正块，FPGA 还包括一个数字增益块、一个数字功率测量块、两个内插块、一个 I/Q 偏移校正块和一个正交混频块。
设计指南: PDF
原理图: PDF
封装 引脚数 下载
VQFN (RGZ) 48 了解详情
应遵守 TI 的评估模块标准条款与条件.

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频