CDCBT1001
- 时钟频率范围:DC 到 24 MHz
- 1.2V 至 1.8V LVCMOS 时钟电平转换:
- VDD_IN = 1.2V ± 10%
- VDD_OUT = 1.8V ± 10%
- 低附加抖动和低相位噪声:
- 最大 0.8ps 的 12kHz 至 5MHz 附加 RMS 抖动 (fout = 24MHz)
- 发生 1kHz 偏移时的最大相位噪声为 –120dBc/Hz (fout = 24MHz)
- 最大相位本底噪声为 –148dBc/Hz(fout = 24MHz,foffset ≥ 1MHz)
- 在 20% 至 80% 条件下具有 5ns 的上升/下降时间
- 10ns 传播延迟
- 低电流消耗
- 工作温度范围:-40°C 至 85°C
CDCBT1001 是 1.2V 至 1.8V 时钟缓冲器和电平转换器。VDD_IN 引脚电源电压定义了输入 LVCMOS 时钟的电平。VDD_OUT 引脚电源电压定义了输出 LVCMOS 时钟的电平。VDD_IN = 1.2V ± 10%。VDD_OUT = 1.8V ± 10%
24MHz 下的 12kHz 至 5MHz 附加 RMS 抖动小于 0.8ps。
技术文档
未找到结果。请清除搜索并重试。
查看全部 3 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | CDCBT1001 1.2V 至 1.8V 时钟缓冲器和电平转换器 数据表 | PDF | HTML | 英语版 | PDF | HTML | 2021年 9月 29日 |
用户指南 | CDCBT1001EVM 评估说明 | PDF | HTML | 英语版 | PDF | HTML | 2022年 6月 1日 | |
证书 | CDCBT1001EVM EU RoHS Declaration of Conformity (DoC) | 2022年 3月 25日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
模拟工具
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 | 引脚 | 下载 |
---|---|---|
X2SON (DPW) | 5 | 查看选项 |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。