主页 时钟和计时 时钟缓冲器
主页
时钟和计时
时钟缓冲器

CAB4A

最晚可采购期限

可用于高达 DDR4-2400 的 RDIMM 和 LRDIMM 操作的符合 JEDEC 标准的 DDR4RCD01 DDR4 寄存器

立即订购
数据表

CAB4A

最晚可采购期限
数据表 立即订购

产品详情

Function Memory interface Output frequency (max) (MHz) 1200 Number of outputs 68 Output supply voltage (V) 1.2 Core supply voltage (V) 1.2 Features DDR2 register Operating temperature range (°C) -40 to 95 Rating Catalog Output type CMOS Input type CMOS
Function Memory interface Output frequency (max) (MHz) 1200 Number of outputs 68 Output supply voltage (V) 1.2 Core supply voltage (V) 1.2 Features DDR2 register Operating temperature range (°C) -40 to 95 Rating Catalog Output type CMOS Input type CMOS
NFBGA (ZNR) 253 108 mm² 13.5 x 8
  • 符合 DDR4RCD01 JEDEC 标准
  • DDR4 带寄存器的双列直插内存模块 (RDIMM) 和低负载双列直插内存模块 (LRDIMM) 高达 DDR4-2400
  • 32 位 1 至 2 寄存器输出
  • 1 至 4 差分时钟缓冲器
  • 1.2V 运行
  • 具有内部反馈的锁相环 (PLL)
  • 可配置驱动器强度
  • 可扩展弱驱动器
  • 可编程延迟
  • 输出驱动器校准
  • 地址映射和倒置
  • DDR4 完全奇偶校验运行
  • 片载可编程 VREF 生成
  • CA 总线协商模式
  • I2C 接口支持
  • 多达 16 个用于支持三维堆叠 (3DS) RDIMM 和 LRDIMM 的逻辑模组
  • 多达 4 个用于支持 RDIMM 和 LRDIMM 的物理模组

All trademarks are the property of their respective owners.

  • 符合 DDR4RCD01 JEDEC 标准
  • DDR4 带寄存器的双列直插内存模块 (RDIMM) 和低负载双列直插内存模块 (LRDIMM) 高达 DDR4-2400
  • 32 位 1 至 2 寄存器输出
  • 1 至 4 差分时钟缓冲器
  • 1.2V 运行
  • 具有内部反馈的锁相环 (PLL)
  • 可配置驱动器强度
  • 可扩展弱驱动器
  • 可编程延迟
  • 输出驱动器校准
  • 地址映射和倒置
  • DDR4 完全奇偶校验运行
  • 片载可编程 VREF 生成
  • CA 总线协商模式
  • I2C 接口支持
  • 多达 16 个用于支持三维堆叠 (3DS) RDIMM 和 LRDIMM 的逻辑模组
  • 多达 4 个用于支持 RDIMM 和 LRDIMM 的物理模组

All trademarks are the property of their respective owners.

CAB4 是一款 32 位 1:2 命令/地址/控制缓冲器和 1:4 差分时钟缓冲器，它被设计用于以 1.2V VDD 模式在 DDR4 带寄存器的 DIMM 上的运行。

所有输入是使用外部或内部电压基准的伪差分输入。 所有输出是满摆幅 CMOS 驱动器，此驱动器针对驱动 DDR4 RDIMM，LRDIMM 和 3D 堆叠 DIMM 应用中的 15Ω 至 50Ω 有效端接迹线而进行了优化。 时钟输出、命令/地址输出、控制输出、数据缓冲控制输出可成组启用，并且可采用单独的驱动强度，以补偿不同的 DIMM 网状拓扑结构。 DDR4 寄存器以不同的时钟频率运行（CK_t 和 CK_c）。 输入在 CK_t 变为高电平和 CK_c 变为低电平交叉点时被记录。 如果输入信号 DSC[n:0]_n 中的一个被驱动为低电平，输入信号可被重新驱动至输出，或者它可在满足特定输入条件时被用来访问器件内部控制寄存器。

此器件的特点是可在 -40°C 至 95°C 的温度范围内运行。

CAB4 是一款 32 位 1:2 命令/地址/控制缓冲器和 1:4 差分时钟缓冲器，它被设计用于以 1.2V VDD 模式在 DDR4 带寄存器的 DIMM 上的运行。

所有输入是使用外部或内部电压基准的伪差分输入。 所有输出是满摆幅 CMOS 驱动器，此驱动器针对驱动 DDR4 RDIMM，LRDIMM 和 3D 堆叠 DIMM 应用中的 15Ω 至 50Ω 有效端接迹线而进行了优化。 时钟输出、命令/地址输出、控制输出、数据缓冲控制输出可成组启用，并且可采用单独的驱动强度，以补偿不同的 DIMM 网状拓扑结构。 DDR4 寄存器以不同的时钟频率运行（CK_t 和 CK_c）。 输入在 CK_t 变为高电平和 CK_c 变为低电平交叉点时被记录。 如果输入信号 DSC[n:0]_n 中的一个被驱动为低电平，输入信号可被重新驱动至输出，或者它可在满足特定输入条件时被用来访问器件内部控制寄存器。

此器件的特点是可在 -40°C 至 95°C 的温度范围内运行。
open-in-new 查找其他 时钟缓冲器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 数据表 CAB4A - DDR4 寄存器 32 位 1:2 命令/地址/控制缓冲器和 1:4 差分时钟缓冲器 数据表 (Rev. B) 英语版 (Rev.B) PDF | HTML 2013年 10月 23日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 下载
NFBGA (ZNR) 253 查看选项
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频