封装信息
| 封装 | 引脚 FCBGA (ALK) | 400 |
| 工作温度范围 (°C) -40 to 85 |
| 包装数量 | 包装 90 | JEDEC TRAY (5+1) |
AFE7906 的特性
- 申请完整数据表
- 六个射频采样 14 位、3GSPS ADC
- 最大射频信号带宽：
- 4 个 ADC：每个 ADC 为 1200 MHz
- 6 个 ADC：每个 ADC 为 600 MHz
- 射频频率范围：5MHz 至 12GHz
- 数字步进衰减器 (DSA)：25dB 范围，0.5dB 步长
- 单频带 DDC（在 6 个通道上）和双频带 DDC（在 4 个通道上）
- 每个 DDC 通道 16 个 NCO
- 可选内部 PLL/VCO，提供 ADC 采样率下的 ADC 时钟或外部时钟
- Sysref 对齐检测器
- 串行器/解串器数据接口：
- 可兼容 JESD204B 和 JESD204C
- 8 个高达 29.5Gbps 的串行器/解串器收发器
- 子类 1 多器件同步
- 封装：17mm × 17mm FCBGA，间距为 0.8mm
AFE7906 的说明
AFE7906 是一款高性能、高带宽、多通道接收器，集成了六个射频采样 ADC。此器件具有高达 12GHz 的工作频率，支持直接在 L、S、C 和 X 带频率范围内进行射频采样，无需额外的频率转换级。密度和灵活性提高后可支持高通道数、多任务系统。
每个接收链均包含一个 25dB 范围的 DSA（数字步进衰减器），后跟一个 3GSPS ADC（模数转换器）。四个接收器通道都有模拟峰值功耗检测器和各种数字功耗检测器，可辅助进行外部或内部自主自动增益控制器，另外还具有射频过载检测器，用于提供器件可靠性保护。灵活的抽取选项提供高达 1200MHz（对于四个 RX）或 600MHz 的数据带宽优化。
该器件包含一个 SYSREF 时序检测器，用于优化相对于器件时钟的 SYSREF 输入时序。
每个接收链均包含一个 25dB 范围的 DSA（数字步进衰减器），后跟一个 3GSPS ADC（模数转换器）。每个接收器通道都有一个模拟峰值功耗检测器和各种数字功耗检测器，可辅助外部或内部自主的自动增益控制器，以及射频过载检测器，用于提供器件可靠性保护。灵活的抽取选项可优化数据带宽，在没有 FB 路径的情况下，为四个 RX 提供高达 1200MHz 带宽；在采用两条 FB 路径（每条 1200MHz 带宽）的情况下，整体优化提供 600MHz 带宽。
该器件包含一个 SYSREF 时序检测器，用于优化相对于器件时钟的 SYSREF 输入时序。