ADC12D1800
- Configurable to Either 3.6 GSPS Interleaved or 1.8 GSPS Dual ADC
- Pin-Compatible with ADC10D1000/1500 and ADC12D1000/1600
- Internally Terminated, Buffered, Differential Analog Inputs
- Interleaved Timing Automatic and Manual Skew Adjust
- Test Patterns at Output for System Debug
- Programmable 15-bit Gain and 12-bit Plus Sign Offset
- Programmable tAD Adjust Feature
- 1:1 Non-Demuxed or 1:2 Demuxed LVDS Outputs
- AutoSync Feature for Multi-Chip Systems
- Single 1.9-V ± 0.1-V Power Supply
- Key
Specifications
- Resolution: 12 Bits
- Interleaved 3.6 GSPS
ADC
- Noise Floor Density –153.5 dBm/Hz (typ)
- IMD3 –61 dBFS (typ)
- Noise Power Ratio 48.5 dB (typ)
- Power 4.4 W (typ)
- Full Power Bandwidth 1.75 GHz (typ)
- Dual 1.8 GSPS ADC, Fin =
125MHz
- ENOB: 9.4 (typ)
- SNR 58.5 dB (typ)
- SFDR 73 dBc (typ)
- Power 4.4 W (typ)
- Full Power Bandwidth 2.8 GHz (typ)
The 12-bit, 3.6 GSPS ADC12D1800 is the latest advance in TI’s Ultra-High-Speed ADC family and builds upon the features, architecture and functionality of the 10-bit GHz family of ADCs.
The ADC12D1800 provides a flexible LVDS interface which has multiple SPI programmable options to facilitate board design and FPGA/ASIC data capture. The LVDS outputs are compatible with IEEE 1596.3-1996 and supports programmable common mode voltage.
The product is packaged in a leaded or lead-free 292-ball thermally enhanced BGA package over the rated industrial temperature range of –40°C to +85°C.
To achieve full rated performance for fCLK > 1.6 GHz, write the maximum power settings one time to Register 6h through the serial interface; see Section 5.6.1 for more information.
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | ADC12D1800 12-Bit, Single 3.6 GSPS Ultra High-Speed ADC 数据表 (Rev. Q) | PDF | HTML | 2017-5-17 | ||
| 应用手册 | AN-2132 Synchronizing Multiple GSPS ADCs in a System: The AutoSync Feature (Rev. G) | 2017-2-3 | ||||
| 应用手册 | Maximizing SFDR Performance in the GSPS ADC: Spur Sources and Methods of Mitigat | 2013-12-9 | ||||
| 应用手册 | AN-2128 ADC1xD1x00 Pin Compatibility (Rev. C) | 2013-5-1 | ||||
| 用户指南 | Schematic and Layout Recommendations for the GSPS ADC | 2013-4-29 | ||||
| 应用手册 | AN-2177 Using the LMH6554 as a ADC Driver (Rev. A) | 2013-4-26 | ||||
| 应用手册 | From Sample Instant to Data Output: Understanding Latency in the GSPS ADC | 2012-12-18 | ||||
| 产品概述 | ADC12D1x00 12-bit ADC Family: Ultra High-Speed 12-bit ADCs up to 3.6 GSPS | 2012-5-16 | ||||
| 用户指南 | 12-Bit, Dual 1.6/1.8 GSPS or Single 3.2/3.6 GSPS Ref Bd User Guide | 2012-1-25 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
ADC-LD-BB — ADC 低失真平衡-非平衡转换板
硬件套件中包含一个 ADC-LD-BB 板，该套件配有 GSPS 模数转换器 (ADC) 参考板。由于 ADC1xDxx00RB 的模拟输入为差分输入，并且大多数信号源为单端信号源，因此这些平衡 -非平衡转换板通常用于实现单端至差分转换。如果 I- 和 Q- 输入同时由类似信号驱动，则可能需要额外添加一块同类型的平衡-不平衡转换板。
顺带一提，该平衡-非平衡转换板也可用于进行差分至单端转换。例如，在单端示波器上观察 DCLK± 或 RCOut± 信号时，可使用此平衡-平衡转换板来探索 GSPS ADC 参考板的自动同步功能。
ADC-LD-BB 采用 Anaren® 的 (...)
ABACO-3P-FMC160 — Abaco Systems® 模拟单通道宽带输入/输出 ADC/DAC FPGA 夹层卡
Abaco FMC160 提供一个 12 位 3.6GSPS 模数转换器 (ADC) 和一个 14 位 5.7GSPS 数模转换器 (DAC)。该模块的亮点是德州仪器 (TI) 的 ADC12D1800 双通道、12 位、1.6GSPS 模数转换器 (ADC)，该 ADC 安装在带有 FPGA 夹层卡 (FMC) 连接器的子卡上，采用低压差分信号 (LVDS) 数据转换器数字接口。
FMC160 在机械和电气方面符合 FMC 标准 (ANSI/VITA 57.1)。该卡通过标准高引脚数 (HPC) 连接器连接到 FPGA 承载卡。模拟信号通过交流耦合方式连接到前面板上的 MMCX 或 SSMC (...)
WAVEVISION5 — WaveVision 5 Software
WaveVision 5 software is part of the WaveVision evaluation system that also includes WaveVision 5 Data Capture Board. The WaveVision 5 system is an easy-to-use data acquisition and analysis tool, designed to help users evaluate Texas Instruments' Signal Path solutions.
While WaveVision 5 software (...)
TIDA-00071 — 每秒千兆样本 (GSPS) ADC 的原理图和布局建议
本参考设计旨在为在系统中使用 GSPS ADC 的系统设计人员提供原理图和布局指南。请将此参考设计与数据表一起使用 — 数据表始终是最终依据。此外，ADC1xDxxxx (RF) RB 参考板提供了有用的参考设计。参考板的所有设计源文件以及 ADC 的 CAD/CAE 符号均可在产品网页或 TI-Designs 中下载。在本文档中，ADC 或 GSPS ADC 是指 (...)
TIDA-00113 — 在单通道模式或双通道模式下针对高带宽应用驱动 GSPS ADC
该设计旨在帮助系统设计人员权衡利弊，推动具有每秒千兆取样率的 ADC（采用平衡-非平衡变压器配置）在带宽应用中的应用，并对该实施过程进行优化。需考虑的权衡因素包括平衡-非平衡变压器的结构、插入损耗、动态性能、可配置性和实施的简便性。拓扑和布局在优化系统性能的过程中尤为重要，这也正是这些设计能够有助于缩短设计周期的原因所在。
TIDA-00479 — GSPS ADC 的理想时钟源参考设计
ADC12D1600RFRB 参考设计提供了一个可展示高速数字转换器应用（其中整合了时钟、电源管理和信号处理）的平台。该参考设计采用 1.6GSPS ADC12D1600RF 器件、板载 FPGA Xilinx Virtex 4 和高性能时钟合成器 LMX2531，以满足 9 位 ENOB 高速数字转换器的系统要求。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| PBGA (NXA) | 292 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。