ZHCSAT8F
September 2012 – June 2018
SN65DSI85
PRODUCTION DATA.
1
特性
2
应用
3
说明
Device Images
典型应用
4
修订历史记录
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Clock Configurations and Multipliers
8.3.2
ULPS
8.3.3
LVDS Pattern Generation
8.4
Device Functional Modes
8.4.1
Operating Modes
8.4.2
Reset Implementation
8.4.3
Initialization Sequence
8.4.4
LVDS Output Formats
8.4.5
DSI Lane Merging
8.4.6
DSI Pixel Stream Packets
8.4.7
DSI Video Transmission Specifications
8.5
Programming
8.5.1
Local I2C Interface Overview
8.6
Register Maps
8.6.1
Control and Status Registers Overview
9
Application and Implementation
9.1
Application Information
9.1.1
Video STOP and Restart Sequence
9.1.2
Reverse LVDS Pin Order Option
9.1.3
IRQ Usage
9.2
Typical Applications
9.2.1
Typical WUXGA 18-bpp Application
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.2.1
Example Script
9.2.1.3
Application Curve
9.2.2
Typical WQXGA 24-bpp Application
9.2.2.1
Design Requirements
10
Power Supply Recommendations
10.1
VCC Power Supply
10.2
VCORE Power Supply
11
Layout
11.1
Layout Guidelines
11.1.1
Package Specific
11.1.2
Differential pairs
11.1.3
Ground
11.2
Layout Example
12
器件和文档支持
12.1
接收文档更新通知
12.2
社区资源
12.3
商标
12.4
静电放电警告
12.5
术语表
13
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
ZXH|64
MPBGAK9
散热焊盘机械数据 (封装 | 引脚)
订购信息
zhcsat8f_oa
zhcsat8f_pm
1
特性
实现 MIPI®D-PHY 1.00.00 版本的物理层前端和 1.02.00 版本的显示串行接口 (DSI)
双通道 DSI 接收器在每个通道上可针对 1 条,2 条,3 条或 4 条 D-PHY 数据信道进行配置,每信道的运行速率高达 1Gbps
支持 RGB666 和 RGB888 格式的 18bpp 与 24bpp DSI 视频流
适合 60fps WQXGA 2560 × 1600 分辨率(18bpp 和 24bpp 颜色),以及 60fps WUXGA 1920 × 1200 分辨率和 3D 图形显示(120fps 等效)
MIPI® 前端可针对单通道或双通道 DSI 配置进行配置
Flatlink™针对单链路或双链路 LVDS 的输出配置
支持双通道 DSI ODD/EVEN 和 LEFT/RIGHT 操作模式
支持两个单通道 DSI 转两条单链路 LVDS 的操作模式
在双链路或单链路模式下,LVDS 输出时钟范围为 25MHz 至 154MHz
LVDS 像素时钟可采用自由运行持续 D-PHY 时钟或外部基准时钟 (REFCLK)
1.8V 主 V
CC
电源
低功耗 特性 包括关断模式、低 LVDS 输出电压摆幅、共模以及 MIPI® 超低功耗状态 (ULPS) 支持
针对简化印刷电路板 (PCB) 走线的 LVDS 通道交换 (SWAP),LVDS 引脚顺序反向特性
静电放电 (ESD) 额定值 ±2kV(人体放电模式 (HBM))
采用 64 引脚 5mm × 5mm BGA MICROSTAR JUNIOR (ZQE) 封装
温度范围:-40°C 至 85°C