通过增加从 ACDRVx 到 FET 栅极的串联电阻和/或添加栅源电容器来减慢 ACDRVx 驱动电压是减慢 FET 导通速度（即软启动 FET）的一种方法。然而，BQ2579x 系列的 15ms FET 检测算法可能会在不仔细确定该电阻器和电容器大小的情况下发生误跳闸。实现 FET 浪涌控制的另一种方法是在 FET 的栅极和漏极之间添加更多电容，即C_DG-ADD。图 2-2 显示了其中一个 BQ25798 输入多路复用器 FET 对和附加栅漏电容 C_DG-ADD 的原理图。

如果 C_DG-ADD 至少比 FET 固有的 C_DG 高一个数量级，则可以忽略固有的 C_DG（通常在 1000pF 范围内），并且 FET 导通时间与 C_GD-ADD 充电时间成正比。ACDRVx 引脚的输出本质上是一个电流源，典型输出电流为 I_ACDRV = 45uA。因此，上面的公式 1 可用于预测 C_DG-ADD 充电时间和 VBUS 导通时间。

必须调整额外的 C_DG-ADD 的大小

1. 大到足以满足所需的浪涌电流规格，I_IN-RUSH = (C_VBUS+C_PMID) * dV_BUS/dt。由于 ACDRVx 电流源为 C_DG-ADD 充电，因此 FET 导通时间以及 VBUS 上升时间可以通过以下公式估算：I_ACDRV = C_DG-ADD(MIN) * V_BUS/dt。
2. 足够小，能够防止初始上电时的电流脉冲，即 C_DG-MAX = I_CDG-VACi / (d_VACi/dt)，其中 d_VACi/dt 是 VACx 电压上升时间（图 2 中的 CH1 初始上升），
3. 足够小，使 FET 完全导通（即在 ACDRVx=VBUS+5V 时具有最低的 R_DSON）
   1. 在充电器转换器启动之前，VBUS 高于 UVLO（典型值为 3.6V）200ms 后
   2. 以确保 FET 升温不足以超过安全工作区 (SOA)。

请注意，当热插拔完全接通的壁式适配器时，VACx 会看到具有非常高压摆率 (d_VACi/dt) 的电压，该电压会由于 C_DG-ADD 而导致初始电流脉冲。在这种情况下，C_DG-MAX 计太小，无法更大限度地减小多路复用器 FET 浪涌电流。添加一个小型串联电阻器 (10W) 可降低 I_CDG-VACi。如果额外的串联电阻无法充分降低 I_CDG-VACi，则软启动多路复用器输入 FET 的唯一选择是在 ACDRVx 和 NFET 栅极之间使用额外的 C_DG 电容和更高的串联电阻器。

幸运的是，最新的电池供电终端设备使用 USB-C 端口供电。USB-C 端口将输出电压压摆率调节至 30mV/us。通常，C_DG-ADD 适用于由 USB-C 端口和其他慢速开启电源供电的终端设备。