ZHDA257 August   2026 AM263P4

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 用途和范围
    2. 1.2 EOS 定义和重要性
    3. 1.3 EOS 与 ESD
  5. 2 器件概述和 EOS 易感性
    1. 2.1 AM26xx 系列概述
    2. 2.2 C2000 系列概述
    3. 2.3 关键引脚和接口
      1. 2.3.1 电源引脚
      2. 2.3.2 复位和配置引脚：
      3. 2.3.3 通信接口引脚：
      4. 2.3.4 模拟输入引脚 (ADC)：
      5. 2.3.5 PWM 输出引脚 (C2000)：
    4. 2.4 电源域和时序要求
      1. 2.4.1 AM26xx 电源域：
      2. 2.4.2 时序控制要求：
      3. 2.4.3 C2000 电源域：
      4. 2.4.4 排序违反的后果：
  6. 3 EOS 基础知识和故障机制
    1. 3.1 ESD 二极管电流规格
      1. 3.1.1 了解规格
      2. 3.1.2 ESD 二极管保护结构
      3. 3.1.3 下电上电期间的重要副作用
    2. 3.2 系统设计 EOS 源
      1. 3.2.1 总线争用
      2. 3.2.2 电压电平不正确
      3. 3.2.3 阻抗不匹配和信号完整性
      4. 3.2.4 滤波和接地不足
  7. 4 I/O 接口保护
    1. 4.1 数字 I/O 保护
    2. 4.2 通信接口保护
      1. 4.2.1 工业以太网 (AM26xx RMII/RGMII)：
      2. 4.2.2 CAN 总线：
      3. 4.2.3 SPI、I2C、UART：
    3. 4.3 PWM 输出保护 (C2000)
  8. 5 PCB 设计指南
    1. 5.1 元件放置
    2. 5.2 布线
    3. 5.3 接地平面设计
    4. 5.4 特定于 EOS 的布局注意事项
    5. 5.5 制造和组装 EOS 预防
      1. 5.5.1 电路板组装 EOS 源
      2. 5.5.2 制造过程中要关注的因素
  9. 6 电路内测试 (ICT) EOS 缓解
    1. 6.1 热插拔风险
      1. 6.1.1 热插拔故障机制
      2. 6.1.2 热插拔保护
    2. 6.2 ICT 期间的电源时序
      1. 6.2.1 密钥时序要求
      2. 6.2.2 ICT 电源时序违规
    3. 6.3 充电电路板事件 (CBE)
      1. 6.3.1 CBE 机制
      2. 6.3.2 缓解高电容电荷耗散问题
        1. 6.3.2.1 反向充电机制
        2. 6.3.2.2 板级分流保护
    4. 6.4 VSS 优先连接策略
      1. 6.4.1 VSS 优先的设计原则
      2. 6.4.2 实现方法
    5. 6.5 手动连接器保护
      1. 6.5.1 过孔保护技术
  10. 7 外部保护元件
    1. 7.1 TVS 二极管选择
      1. 7.1.1 主要参数：
      2. 7.1.2 单向与双向使用：
      3. 7.1.3 放置：
    2. 7.2 滤波器设计
    3. 7.3 电压钳位解决方案
  11. 8 设计示例和案例研究
    1. 8.1 案例研究：VDD/VSS 平面连接不足
    2. 8.2 案例研究：导致 I/O 缓冲器击穿的 PORz 时序无效
    3. 8.3 案例研究：隔离器输出使能在有效复位之前导致信号
    4. 8.4 案例研究：制造测试流程改进
  12. 9 总结及建议
    1. 9.1 关键要点
    2. 9.2 AM26xx/C2000 系统的设计检查清单
  13. 10参考资料

8.2 案例研究：导致 I/O 缓冲器击穿的 PORz 时序无效

器件：AM2634

故障模式：VDDS33 和 VDDS18 短接至 VSS

问题：

PORz（上电复位）信号通过两种方式违反了 AM263x 数据表要求。

问题 1 - PORz 路径上的二极管：放置在 POW_RESET 信号和 PORz 引脚之间的二极管允许 PORz 在 VCC1V2LV (VDD) 完全斜升至 1.2V 之前上升 >0.5V。根据 AM263x 数据表，PORz V_IL（最大值）= 0.5V，这意味着在 AM2634 VDD 达到有效 1.2V 电平之前，PORz 可能被读取为逻辑高电平。

问题 2 - PORz 上升时间较慢：PORz 信号的上升时间非常慢（数毫秒），导致 V_IL（最大值）和 V_IH（最小值）之间长时间处于未知状态 (min)：0.5V 至 1.35V。



图 6；加电顺序

根本原因调查：

TX 方框图显示了：电平转换器 (1.8V) 到前置驱动器 (1.8V) 到 I/O 驱动器 (VDDIO)。



图 7；内部栅极驱动器电路

当 PORz 在 VDD 有效之前上升时，电平转换器会因悬空输入而取消门控，从而导致短路电流（VDDS18 至 VSS）。

电平转换器输出达到中间电平，驱动器栅极悬空，导致短路电流（VDDIO 至 VSS）。这些击穿电流是瞬态，但 PDN（配电网络）不良会导致电压累积。

再加上铜电压应力不足会导致 EOS 故障。

当 PORZ 在 VDD 有效之前对电平转换器进行门控时，所有级都进入具有高电流的未知状态。

纠正措施：

移除 POW_RESET 与 PORz 引脚之间的二极管。如果 POW_RESET 为 3.3V 逻辑，请直接连接到 PORz。如果将多个电源正常信号组合在一起，则使用逻辑与门确保在 PORz 置为有效之前所有信号都处于高电平。对具有更强/更快上升时间的 PORz 使用驱动信号，以最大限度地缩短电压范围不确定的时间。