ZHDA194 June   2026 TAS2118 , TAS2120 , TAS2320

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2应用原理图
    1. 2.1 建议的元件额定值
  6. 3设计指南
    1. 3.1 硬件控制参考原理图
    2. 3.2 硬件控制参考 PCB 布局
      1. 3.2.1 GND 连接
      2. 3.2.2 电源连接
      3. 3.2.3 输出接头
      4. 3.2.4 GREG 连接
      5. 3.2.5 输入和 SEL 连接
    3. 3.3 软件控制参考原理图
    4. 3.4 软件控制参考 PCB 布局
  7. 4总结
  8. 5参考资料

2.1 建议的元件额定值

表 2-1 列出了图 2-1 中所示元件的建议元件额定值。

表 2-1 元件额定值
元件 说明 规格 最小值 典型值 最大值 单位
L1 升压转换器电感器 电感 0.47 1 - µH
饱和电流 - 5.3 - A
L2、L3 可选 EMI 滤波电感器 直流电流 2 - - A
C1, C2 DREG、IOVDD 去耦电容器 电容，容差为 20% - 1 - µF
电压额定值 2 6.3 - V
C3 VDD 去耦电容器 电容，容差为 20% - 2.2 - µF
电压额定值

4

 6.3 - V
C4 VBAT 去耦电容器 电容，容差为 20% - 1 - µF
电压额定值 6.3 10 - V
C5 VBAT 电源去耦电容器 电容，容差为 20% - 10 - µF
电压额定值 6.3 10 - V
C5a VBAT2S 去耦电容器 电容，容差为 20% - 10 - µF
电压额定值 10 16 - V
C6 PVDD 低 ESL 去耦电容器 电容，容差为 20% - 0.1 - µF
电压额定值 16 25 - V
C7、C8、*C12 PVDD 电源去耦电容器。

仅升压输出 >13V 时需要 C12

 电容，容差为 20% - 10 - µF
电压额定值 16 25 - V
组合 PVDD 电容器在 13V 时的降额电容 3 - - µF
C9 GREG 去耦电容器 电容，容差为 20% - 0.1 - µF
电压额定值 6.3 10 - V
C10、C11 可选的 EMI 滤波电容器（如果使用 C10、C11，则必须使用 L2、L3） 电压额定值

2xPVDD

 - V

硬件模式下的功能选择引脚必须使用每个选项的特定电阻值连接到 IOVDD、VBAT 或 GND，请按照表 2-2 表选择正确的元件值。

表 2-2 硬件选择引脚电阻值
硬件选择引脚 电阻值 说明
SEL1 0Ω 至 VBAT 21dBV 和音量斜坡已启用
24kΩ 至 VBAT 18dBV 和音量斜坡已启用
24kΩ 至 GND 12dBV 和音量斜坡已启用
5kΩ 至 VBAT 6dBV 和音量斜坡已启用
330Ω 至 VBAT 21dBV 和音量斜坡已禁用
5kΩ 至 GND 18dBV 和音量斜坡已禁用
1.2kΩ 至 VBAT 12dBV 和音量斜坡已禁用
1.2kΩ 至 GND 6dBV 和音量斜坡已禁用
0Ω 至 GND I2C 模式
SEL2 1.2kΩ 至 IOVDD 左对齐右通道或 TDM 时隙 4
5kΩ 至 GND 左对齐混合或 TDM 时隙 5
5kΩ 至 IOVDD TDM 时隙 6
24kΩ 至 GND TDM 时隙 7
1.2kΩ 至 GND 左对齐左声道或 TDM 时隙 3
0Ω 至 IOVDD I2S 混合或 TDM 时隙 2
330Ω 至 IOVDD I2S 右通道或 TDM 时隙 1
0Ω 至 GND I2S 左通道或 TDM 时隙 0
SEL3 0Ω 至 IOVDD SBCLK 的上升沿
0Ω 至 GND SBCLK 的下降沿
SEL4 24kΩ 至 IOVDD 地址 0x94 或 Y 桥阈值 1mW
0Ω 至 IOVDD 地址 0x96 或 Y 桥阈值 40mW
24kΩ 至 GND 地址 0x92
0Ω 至 GND 地址 0x90 或 Y 桥阈值 80mW
SEL5 0Ω 至 GND

TAS2120：VBAT 1S 模式

TAS2320：不适用
24kΩ 至 IOVDD

TAS2120：VBAT 2S 模式

TAS2320：不适用
0Ω 至 IOVDD TAS2120：外部 PVDD 模式（2.5V 至 14V）

TAS2320：外部 PVDD 模式（2.5V 至 14V）