ZHCZ028E October   2022  – July 2025 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137

 

  1.   1
  2.   TMS320F28003x 实时 MCU 器件勘误表器件修订版本 0
  3. 1使用说明和公告模型
    1. 1.1 使用说明汇总表
    2. 1.2 公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3器件修订版本 C 使用说明和公告
    1. 3.1 器件修订版本 C 使用说明
      1. 3.1.1 PIE：背对背 PIEACK 写入和手动 CPU 中断屏蔽清除之后的伪波嵌套中断
      2. 3.1.2 将嵌套中断与重复块一起使用时的注意事项
      3. 3.1.3 安全性：主要防御层能保护芯片边界，这首先是启用 JTAGLOCK 和零引脚引导至闪存功能
    2. 3.2 器件修订版本 C 公告
      1.      公告
      2.      公告
      3.      公告
      4.      公告
      5.      公告
      6.      公告
      7.      公告
      8. 3.2.1 公告
      9.      公告
      10. 3.2.2 公告
      11. 3.2.3 公告
      12.      公告
      13.      公告
      14.      公告
      15.      公告
      16. 3.2.4 公告
      17.      公告
      18. 3.2.5 公告
      19.      公告
  6. 4器件修订版本 B 使用说明和公告
    1. 4.1 器件修订版本 B 使用说明
    2. 4.2 器件修订版本 B 公告
  7. 5器件修订版本 A 使用说明和公告
    1. 5.1 器修订版本 A 使用说明
    2. 5.2 器件修订版本 A 公告
  8. 6器件修订版本 0 使用说明和公告
    1. 6.1 器件修订版本 0 使用说明
    2. 6.2 器件修订版本 0 公告
  9. 7文档支持
  10. 8商标
  11. 9修订历史记录

公告

CMPSS：在某些情况下，COMPxLATCH 可能无法正确清除

受影响版本

0、A、B、C

详细信息

CMPSS 锁存路径旨在在本地锁存器 (COMPxLATCH) 中保持跳闸状态，直到由软件（通过 COMPSTSCLR）或 PWMSYNC 清除。

在信号经过数字滤波器数字化和鉴定后，COMPxLATCH 由比较器输出间接设置。比较器输出到达 COMPxLATCH 的预期最大延时可以用 CMPSS 模块时钟周期表示为：

LATENCY = 1 + (1 x FILTER_PRESCALE) + (FILTER_THRESH x FILTER_PRESCALE)

当 COMPxLATCH 由软件或 PWMSYNC 清除时，锁存本身根据需要清除，但 COMPxLATCH 之前的数据路径可能不会反映额外延时数的模块时钟周期的比较器输出值。如果在 COMPxLATCH 被清除时数字滤波器输出解析为逻辑 1，则锁存将在下一个时钟周期再次设置。

应变方法

在清除 COMPxLATCH 之前，让数字滤波器输出解析为逻辑 0。

如果软件清除了 COMPxLATCH，那么在清除锁存之前可以通过 COMPSTS 寄存器确认数字滤波器的输出状态。对于较大的延时值会产生不可容忍的延时的情况，可以通过重新初始化数字滤波器（通过 CTRIPxFILCTL）来刷新滤波器 FIFO。

如果 COMPxLATCH 被 PWMSYNC 清除，设计用户应用程序时应使得比较器跳闸条件在 PWMSYNC 生成前能至少清除延时周期。