随着业内趋向突破分辨率和精度的限制，在信号链中实现超低噪声至关重要。在突破这些限制时，不仅要考虑模数转换器 (ADC) 和放大器等信号链元件的噪声，还要考虑开关稳压器和低压降稳压器 (LDO) 等电源产品。得益于器件技术的进步，试图在电源拓扑中实现低噪声和高精度时不需做出过多权衡。

24 位 Δ-∑ ADC 的新趋势是采样速度有所提高，而且功耗更低。新型低噪声电源和低噪声电压基准可以利用这些趋势，助力 ADC 在低功耗应用中实现高分辨率测量。

为了实现尽可能低的噪声，让我们回顾一下信号链和电源架构中的噪声源。图 1 显示了一个以 ADC 为中心的典型信号链应用，该应用需要外部电压基准、时钟和信号调节电路。图 1 中的每个元件都会对系统噪声产生影响，因此需要优化。

图 1 通用信号链电源架构。